- 博客(10)
- 资源 (1)
- 问答 (1)
- 收藏
- 关注
RSS订阅转载 vs lesson7
cstring和int转换CString m_str1,m_str2,m_str3; char ch1[10],ch2[10],ch3[10]; int num1, num2, num3; GetDlgItem(IDC_EDIT1)->GetWindowTextW(m_str1); GetDlgItem(IDC_EDIT2)->...
2016-03-04 09:49:00
132
转载 运算放大器使用要素
1、不要在运放输出直接并接电容在直流信号放大电路中，有时候为了降低噪声，直接在运放输出并接去搞电容。虽然放大的是直流信号，但是这样做是很不安全的。当有一个阶跃信号输入或者上电瞬间，运放输出电流会比较大，而且电容会改变环路的相位特性，导致电路自激振荡，这是我们不愿意看到的。正确的去搞电容应该要组成RC电路，就是在运放的输出端先串入一个电阻，然后再并接去搞电容。这样做可以大大削减运放输出...
2015-08-29 08:27:00
359
转载 FPGA 在线调试方法概述
Altera公司的 QuartusII 支持的五种挺实用的调试方法:SignalProbe：信号探针方式不影响原有的设计功能和布局布线，只是通过增加额外布线将需要观察调试的信号连接到预先保留或者暂时不使用的 I/O 接口。该方式相应得到的信号电平会随布线有一定的延时，不适合于高速、大容量信号观察调试，也不适合做板级时序分析。它的优势在于不影响原有设计，额外资源消耗几乎为零，调试中也...
2015-05-08 21:25:00
451
转载 Quartus II& Nios II 出错解决办法
1、Qsys 产生simulation & testbench & synthesis出错，可以将Quartus II 32位的也破解，用32位的。2、Nios II 用modelsim 仿真出错，应改用modelsim—ase仿真，而别用modelsim—ae仿真：（图片待续……）转载于:https://www.cnblogs.com/Mungbohne/p/4...
2015-05-01 09:41:00
368
转载 Verilog HDL--VGA显示
module vga( clk,rst_n, hsync,vsync, vga_r,vga_g,vga_b );input clk; //50MHzinput rst_n; //低电平复位output hsync; //行同步信号output ...
2015-04-07 14:25:00
213
转载 常用电平转换方案
(1) 晶体管+上拉电阻法 就是一个双极型三极管或 MOSFET,C/D极接一个上拉电阻到正电源,输入电平很灵活,输出电平大致就是正电源电平。(2) OC/OD 器件+上拉电阻法 跟 1) 类似。适用于器件输出刚好为 OC/OD 的场合。(3) 74xHCT系列芯片升压 (3.3V→5V) 凡是输入与 5V TTL 电平兼容的 5V CMOS 器件都可以用作 3.3V→5V...
2015-04-02 20:32:00
190
转载 Verilog HDL SPI通信——读
module spi_read( input clk, //system clock:50M input rst, output reg cs, //chip select output reg sck, //chip clock:50K input din, /...
2015-04-02 14:47:00
203
转载 Verilog HDL SPI通信——写
module spi_write( input clk, //system clock:50M input rst, output reg cs, //chip select output sck, //chip clock:50K input din, ...
2015-04-02 14:41:00
161
转载 Verilog HDL串口发送程序
module myuart_trans( input clk, input rst, input TransEn, //transmit able input[7:0] DataToTrans, //Data prepared for transmitting output reg BufFull, ...
2015-03-29 21:34:00
258
转载 verilog HDL 串口接受程序
module myuart_rece( input Gclk, //system clock input rst_n, //glabol reset signal input rx, //serical data in output reg tx...
2015-03-28 21:54:00
165
LIC(线积分卷积)源代码，怎么结合具体图像怎么使用？
2015-10-18
TA创建的收藏夹 TA关注的收藏夹
TA关注的人