apple_53311083的博客

数字集成电路有全定制、门阵列、标准单元、可编程器件、微处理器和SoC等多种实现方式，需根据性能要求、研发周期、经济性、灵活性等要求权衡选择

数字IC设计流程介绍

同一逻辑，可以用不同的RTL描述来实现；同一RTL描述，可以用不同的门级电路来实现。这就为RTL级的逻辑优化和综合中的门级优化提供了空间。一个好的RTL编码比起一个差的RTL编码，最后综合出的速度、面积和功耗可能会有一倍甚至更大的差异。逻辑优化不能单依靠综合工具，RTL代码的编程质量对综合优化的程度以及综合后电路的时序、面积甚至布线难度都有重要影响（有人说决定了设计成功率的80%），因此设计者在RTL设计时必须对所编代码的可综合性以及对综合后电路性能甚至版图实现的影响有充分的预判，并采用相应的对策。

本文主要介绍RTL编码时的模块优化部分

本文主要介绍了RTL编码过程中的语句优化和布线优化的内容，其中语句优化主要介绍了if和case语句使用的注意事项，阻塞与非阻塞语句的使用以及算法对于综合的影响。布线优化主要介绍了热点，瓶颈，广播三种情况及其解决方法。

综合是指自动将上一个设计层次的数据转换成下一个层次的设计数据，可大大减少人工消耗，提高设计效率、准确度和复用性。本文介绍逻辑综合的基本概念和优化策略

在逻辑综合、静态时序分析等时，需首先给出芯片或电路单元设计必须遵循的约束条件，称之为设计约束（design constraint）。设计约束通常包括环境约束、设计规则约束和时序约束等DC中使用的设计约束被称为SDC（Synopsys Design Constraints），其脚本用TCL（Tool Command Language ）语言编写更严格的约束有利于提高综合与分析的速度，而更宽松的约束则会得到更能满足客户要求的结果

本文介绍了数字IC设计中的布局规划、时钟分布、布线与参数提取

在现代集成电路设计中，验证所占工作量超过70%。验证要求真实而完备，它决定了设计的成败与成本。本文主要介绍了什么是验证，为什么我们需要验证，芯片验证大体上可以分成动态验证、静态验证和物理验证，本文又着重介绍了动态验证的内容。

考虑到动态仿真用于百万门以上电路时所需时间极长，而且其功能覆盖率取决于所设计的输入激励向量，很难达到100%，因此静态时序分析和等效性检查这样的静态验证是必须的。本文着重介绍了静态时序分析、形式验证和等效性验证。

对于数字IC验证这个部分，物理验证这篇文章是这个系列的最后一篇，本文介绍了物理验证的分类，并对其内容进行了简单展开。

本文介绍了运算电路中的加法器设计，包括半加器、全加器、串行进位加法器、超前进位加法器、曼彻斯特加法器、宽位加法器、进位旁路加法器和进位选择加法器