Quartus II 9.1 + ModelSim-Altera 6.5b

因为之前课设的时候就用过这两个,于是这次课设也用这两个

ModelSim-Altera: ftp://ftp.altera.com/outgoing/release/91_modelsim_ae_windows.exe

同ftp下面找不到Quartus II9.1了,可以在这里下载:http://www.61ic.com/FPGA/Altera/201104/32257.html

这里还有不少好东西:ftp://ftp.altera.com/outgoing/release/

关于ModelSim-Altera的破解

破解文件:http://download.youkuaiyun.com/download/langrent/3172528,要两个积分,很贵

  1. 首先安装软件,目录大约是.....\altera\91\modelsim_ae\
  2. 运行MakeLic.bat
  3. 运行MentorKG.exe
  4. 将生成的license.txt放到一个地方(放安装目录吧,好找一些)
  5. 新建环境变量 LM_LICENSE_FILE和MGLS_LICENSE_FILE,值都是上面的txt

Quartus中如何直接调用

  1. 首先Assinments -> Settings,EDA Tool Settings -> Simulation,按需要设置Format for output netlist,勾选run gate-level simulation automatically after compilation
  2. 要有testbench文件,Processing -> Start -> Start Test Bench Template Writer,会在项目目录下面simulation下面生成*.vht或*.vt文件
  3. 按需编辑上面的文件。
  4. 再到Assinments -> Settings,EDA Tool Settings -> Simulation,下面的Nativelink Settings,选Compile test bench,点后面的Test Benchs
  5. 如果之前没有就new一个出来,Test bench name,随便写,因为可以由多个测试,所以有这个名字;Top level module in test bench,就是*.vht里面的实体名
  6. design instance name in test bench,多数可能是i1,这个是你的顶层模块在test bench里面的名字
  7. 将之前生成的test bench通过下面的test bench files 添加进来。

暂时这些

 

转载于:https://www.cnblogs.com/ippfcox/p/6748457.html

在进行 FPGA 设计时,确保 DSP Builder、MATLAB 和 Quartus II 之间的版本兼容是至关重要的一步。为了帮助你解决这一实际问题,我推荐你参考这份官方文档:《Altera DSP Builder与MATLAB、QuartusII版本兼容性指南》。这份指南为开发者提供了详细的版本匹配信息,能够帮助你避免因版本不兼容导致的设计失败。 参考资源链接:[Altera DSP Builder与MATLAB、QuartusII版本兼容性指南](https://wenku.csdn.net/doc/6494fc879aecc961cb3846b8?spm=1055.2569.3001.10343) 例如,如果你正在使用 DSP Builder 10.0 版本,你将需要确保 Quartus II 也是 10.0 版本,并且 MATLAB 的版本需要是 R2008a、R2008b 或 R2009a。此外,如果你打算使用 DSP Builder 的 Advanced Blockset 功能,那么你还需要 ModelSim-Altera 模拟器的 v6.5b 到 v6.5e 版本。 为了展示具体的版本匹配过程,假设你正在进行一个新的 FPGA 设计项目,你决定使用 DSP Builder 的 9.1 版本。根据兼容性指南,你将需要安装 MATLAB 的 R2008a、R2008b 或 R2009a 版本。选择其中一个 MATLAB 版本后,例如 R2009a,你还需确认 Quartus II 的版本,指南中指出 9.1 版本与 Quartus II9.1 版本兼容。如果你打算使用 Advanced Blockset,那么你还需要安装 ModelSim-Altera v6.1g 到 v6.5b 的任何一个版本。 在确认了软件版本之后,你可以开始在 MATLAB 中使用 Simulink 设计你的 DSP 应用,并通过 DSP Builder 工具箱将设计转换为 HDL 代码。之后,你可以使用 Quartus II 将 HDL 代码综合成 FPGA 可配置的文件。整个流程将更加顺畅,因为遵循了官方的版本兼容性指南。 在你完成本项目之后,如果你想进一步提高 FPGA 开发技能,建议继续深入学习并参考《Altera DSP Builder与MATLAB、QuartusII版本兼容性指南》中的其他版本信息和高级特性。这份指南不仅帮助你解决版本兼容性问题,还为将来可能遇到的其他开发难题提供了宝贵的信息和解决方案。 参考资源链接:[Altera DSP Builder与MATLAB、QuartusII版本兼容性指南](https://wenku.csdn.net/doc/6494fc879aecc961cb3846b8?spm=1055.2569.3001.10343)
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值