锆石 Hello FPGA 笔记——part1 数字电路篇

数字电路基础知识

  1. 数字量、模拟量

  2. 数制和编码
    二、八、十、十六、BCD码(2421、8421、5121、格雷码、余3码、余3循环码)

  3. 逻辑代数
    与、或、非、与非
    表示方式:函数表达式、真值表、逻辑图、卡诺图

组合逻辑电路

  • 概述
    输出仅与输入有关,无记忆功能.
  • 设计
    – 小规模集成电路(门电路)
      逻辑功能->真值表->最简函数表达式->逻辑图
    – 中规模(集成模块)
    – 大规模(可编程逻辑器件)
  • 竞争与冒险
    – 产生原因:信号有传输时间
    – 识别:同时具有原变量和反变量
      F=AA‾\overline{\text{A}}A  1冒险
      F=A+A‾\overline{\text{A}}A 0冒险
    – 消除
      重新逻辑设计:F=AC‾\overline{\text{C}}C+BC+AB

组合逻辑电路模块

  1. 编码器
    二进制编码器(2n->n)-具有互相排斥输入的编码器 优先编码器
    在这里插入图片描述

  2. 译码器
    二进制译码器(n->2n)
    显示译码器
    请添加图片描述

  3. 数据选择器
    八选一数据选择器

  4. 数值比较器

  5. 加法器(基础)

  • 半加器(input A、B | output S(sum)、C(向高位的进位))
    请添加图片描述
  • 全加器
    请添加图片描述
    请添加图片描述

时序逻辑电路

概述

定义:任意时刻的输出不仅取决于当时的输入信号,而且还与以前的输入有关。

存储电路:双稳态电路——锁存器、触发器

– RS锁存器(交叉反馈结构)
 SD置位 RD复位
 置位 SD=1,RD=0;
 复位 SD=0,RD=1;
 保持 SD=0,RD=0;
 禁止出现 SD=1,RD=1;
请添加图片描述
– 门控RS锁存器(控制端C,电平触发)
请添加图片描述
– D锁存器:将输入端的单路数据D存入到锁存器中的电路
 控制门电路+RS锁存器
请添加图片描述

锁存器存在的问题——空翻
 当控制信号在一次有效状态期间,输出状态发生多次变化。
 有害,使时序电路不能按照时钟节拍工作,造成系统错误。
– 主从D触发器(边沿触发)
请添加图片描述
请添加图片描述

描述方法(RS锁存器为例)

  • 特性表(状态转换真值表)
    反映输入变量、原状态、新状态之间关系的一种真值表。
    原状态:Qn,新状态Qn+1
    如图:
    请添加图片描述
  • 特性方程
    请添加图片描述- 状态图
    请添加图片描述
  • 波形图请添加图片描述

寄存器和计数器

  • 寄存器(能够存储多位二进制数码发时序电路)
    请添加图片描述
    请添加图片描述
    • 移位寄存器(单向、双向)
      以右移寄存器为例:

请添加图片描述
请添加图片描述

  • 计数器(计数、定时、分频)
    eg:模16同步(共用1个时钟)加法计数器
    请添加图片描述
    请添加图片描述
    异步
    请添加图片描述

设计与分析

  • 分析
    根据已知的电路图写出对应的函数式(输入方程、状态方程(驱动方程)、输出方程 )
    根据得到的函数式写出对应的特性表
    根据得到的特性表画出对应的状态图
    根据得到的状态图分析出对应的逻辑规律

  • 设计
    根据已知的逻辑规律画出对应的状态图
    根据得到的状态图写出对应的特性表
    根据得到的特性表写出对应的函数式
    根据得到的函数式画出对应的电路图

把外部提供输入变量的电路称为米里型电路
把内部反馈提供输入变量的电路称为摩尔型电路——序列信号发生器(自启动电路)

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值