FPGA编程中关于常量的定义

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档

---

前言

编程中对于常量的使用是必不可免的，为了程序后期便于维护通常将常用量进行定义。

一、关键字的使用？

在verilog HDL语言中对常量定义的关键字有两个，一个是parameter，还一个是localparam。当然这两个是有区别的，localparam只能用于模块内部参数的定义。
parameter既能用于内部参数的定义，也可用于模块调用参数传递的接口。

二、使用步骤

1.做内部使用

代码如下（计数器示例）：

module counter
(
	input 	wire	sys_clk,
	input	wire	sys_rst_n,

	output	reg		out
);

parameter   CNT_MAX = 25'd25_000_000;
//localparam	CNT_MAX = 25'd25_000_000;		//这里也可以用localparam
reg