- 博客(2)
- 问答 (3)
- 收藏
- 关注
RSS订阅转载 Verilog中“=”和“<=”的区别
一般情况下使用举个例子：初始化m=1，n=2，p=3；分别执行以下语句1、begin m=n；n=p；p=m； end2、begin mnp end结果分别是：1、m=2,n=3,p=2;（在给p赋值时m=2已经生效） 2、m=2,n=3,p=1;(在begin-end过程中，m=2一直
2015-06-28 16:20:36
15142
原创 ubuntu 下按照官网教程安装 mongodb和c++ driver
ubuntu 下按照官网教程安装 mongodb和c++ driver官网教程地址：http://docs.mongodb.org/manual/tutorial/install-mongodb-on-ubuntu/1.安装mongodb（版本3.0.3）：sudo apt-key adv --keyserver hkp://keyserver.ubuntu.com:80 --re
2015-06-09 21:43:54
2315
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人