FPGA——ROM

最新推荐文章于 2024-11-17 06:00:00 发布
原创 最新推荐文章于 2024-11-17 06:00:00 发布 · 3k 阅读 · 22 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#fpga开发

ROM
ROM是只读存储器（only read memory）的简称，是一种只能读出事先所存储数据的固态半导体存储器。FPGA中是没有非易性存储器的,ROM ip核其实是使用到FPGA中的RAM资源。在 FPGA 运行时通过数据文件给 ROM 模块初始化，模拟成非易失存储器。
Altera 推出的 ROM IP 核分为两种类型：单端口 ROM 和双端口 ROM。对于单端口ROM 提供一个读地址端口和一个读数据端口，只能进行读操作；双端口 ROM 与单端口ROM 类似，区别是其提供两个读地址端口和两个读数据端口。
一、单端口ROM
单端口ROM

1.
本次采用matlab生成一个FPGA所需要的正弦波MIF文件，sin_wave_8x256.mif会生成在你的资源管理器中，把他添加到你的FPGA工程文件下

clc;                    %清除命令行命令
clear all;              %清除工作区变量,释放内存空间
F1=1;                   %信号频率
Fs=2^8;                 %采样频率
P1=0;                   %信号初始相位
N=2^8;                  %采样点数
t=[0:1/Fs:(N-1)/Fs];    %采样时刻
ADC=2^7-1;              %直流分量
A=2^7;                  %信号幅度
%生成正弦信号
s=A*sin(2*pi*F1*t + pi*P1/180) + ADC;
plot(s);                %绘制图形
%创建mif文件
fild = fopen('sin_wave_8x256.mif','wt');
%写入mif文件头
fprintf(fild, '%s\n','WIDTH=8;');           %位宽
fprintf(fild, '%s\n\n','DEPTH=256;');      %深度
fprintf(fild, '%s\n','ADDRESS_RADIX=UNS;'); %地址格式
fprintf(fild, '%s\n\n','DATA_RADIX=UNS;');  %数据格式
fprintf(fild, '%s\t','CONTENT');            %地址
fprintf(fild, '%s\n','BEGIN');              %开始
for i = 1:N
    s0(i) = round(s(i));    %对小数四舍五入以取整
    if s0(i) <0             %负1强制置零
        s0(i) = 0
    end
    fprintf(fild, '\t%g\t',i-1);    %地址编码
    fprintf(fild, '%s\t',':');      %冒号
    fprintf(fild, '%d',s0(i));      %数据写入
    fprintf(fild, '%s\n',';');      %分号，换行
end
fprintf(fild, '%s\n','END;');       %结束
fclose(fild);

2.
创建ROM IP，数据位宽为8，ROM深度为256
在这里插入图片描述
3.
添加初始化MIF文件
在这里插入图片描述
4.
生成例化文档
在这里插入图片描述
RTL代码

顶层模块rom

module		rom
(
	input	wire			sys_clk		,
	input	wire			sys_rst_n	,
	
	output	wire	[7:0]	rom_data	
);

wire	[7:0]		rom_addr;


rom_ctrl	rom_ctrl_inst
(
	.sys_clk		(sys_clk),
	.sys_rst_n		(sys_rst_n),

	.rom_addr	    (rom_addr)
);


rom_sin	rom_sin_inst (
	.address ( rom_addr ),
	.clock ( sys_clk ),
	.q ( rom_data )
	);


endmodule

rom_ctrl模块

module	rom_ctrl
(
	input	wire			sys_clk		,
	input	wire			sys_rst_n	,
	
	output	reg		[7:0]	rom_addr	
);

always@(posedge sys_clk or negedge sys_rst_n)
	if(sys_rst_n == 1'b0)
		rom_addr <= 8'd0;
	else
		rom_addr <= rom_addr + 1'b1;

endmodule

testbench

`timescale 1ns/1ns 
module	tb_rom();

reg		sys_clk;
reg		sys_rst_n;


wire	rom_data;

initial
	begin
		sys_clk = 1'b0;
		sys_rst_n <= 1'b0;
		#30
		sys_rst_n <= 1'b1;
	end
	
always	#10 sys_clk = ~sys_clk;


rom		rom_inst
(
	.sys_clk		(sys_clk),
	.sys_rst_n		(sys_rst_n),

	.rom_data	    (rom_data)
);

endmodule

modelsim仿真结果
在这里插入图片描述
由仿真波形数据得正弦波的周期是5120ns，而ROM存储的一个完整正弦波周期也是256*20=5120ns。仿真结果正确

二、双端口ROM
在这里插入图片描述
在原来的基础，采用双端口ROM输出两路信号，一路正弦波一路方波。步骤与上诉类似
1.matlab产生MIF文件

clc;                    %清除命令行命令
clear all;              %清除工作区变量,释放内存空间
F1=1;                   %信号频率
Fs=2^8;                %采样频率
P1=0;                   %信号初始相位
N=2^8;                 %采样点数
t=[0:1/Fs:(N-1)/Fs];    %采样时刻
ADC=2^7 - 1;            %直流分量
A=2^7;                  %信号幅度
s1=A*sin(2*pi*F1*t + pi*P1/180) + ADC;          %正弦波信号
s2=A*square(2*pi*F1*t + pi*P1/180) + ADC;       %方波信号
%创建mif文件
fild = fopen('wave_512x8.mif','wt');
%写入mif文件头
fprintf(fild, '%s\n','WIDTH=8;');           %位宽
fprintf(fild, '%s\n\n','DEPTH=512;');     %深度
fprintf(fild, '%s\n','ADDRESS_RADIX=UNS;'); %地址格式
fprintf(fild, '%s\n\n','DATA_RADIX=UNS;');  %数据格式
fprintf(fild, '%s\t','CONTENT');            %地址
fprintf(fild, '%s\n','BEGIN');              %开始
for j = 1:2
    for i = 1:N
        if j == 1       %打印正弦信号数据
            s0(i) = round(s1(i));    %对小数四舍五入以取整
            fprintf(fild, '\t%g\t',i-1);  %地址编码
        end

        if j == 2       %打印方波信号数据
            s0(i) = round(s2(i));    %对小数四舍五入以取整
            fprintf(fild, '\t%g\t',i-1+N);  %地址编码
        end

        if s0(i) <0             %负1强制置零
            s0(i) = 0
        end
        
        fprintf(fild, '%s\t',':');      %冒号
        fprintf(fild, '%d',s0(i));      %数据写入
        fprintf(fild, '%s\n',';');      %分号，换行
    end
end
fprintf(fild, '%s\n','END;');       %结束
fclose(fild);

RTL代码

顶层模块rom

module		rom
(
	input	wire			sys_clk		,
	input	wire			sys_rst_n	,
	
	output	wire	[7:0]	rom_data	,
	output	wire	[7:0]	sin_d		,
	output	wire	[7:0]	squ_d	
);

wire	[7:0]		rom_addr;
wire	[8:0]		rom_sin_d;
wire	[8:0]		rom_squ_d;


rom_ctrl	rom_ctrl_inst
(
	.sys_clk		(sys_clk),
	.sys_rst_n		(sys_rst_n),

	.rom_addr	    (rom_addr),
	.rom_sin_d		(rom_sin_d),
	.rom_squ_d		(rom_squ_d)
);



rom_double	rom_double_inst (	//双端口ROM
	.address_a ( rom_sin_d ),
	.address_b ( rom_squ_d ),
	.clock ( sys_clk ),
	.q_a ( sin_d ),
	.q_b ( squ_d )
	);


rom_sin	rom_sin_inst (
	.address ( rom_addr ),
	.clock ( sys_clk ),
	.q ( rom_data )
	);


endmodule

rom_ctrl模块

module	rom_ctrl
(
	input	wire			sys_clk		,
	input	wire			sys_rst_n	,
	
	output	reg		[7:0]	rom_addr	,
	output	reg		[8:0]	rom_sin_d		,
	output	reg		[8:0]	rom_squ_d
);

localparam		SQU_Z = 9'd256;

always@(posedge sys_clk or negedge sys_rst_n)
	if(sys_rst_n == 1'b0)
		rom_addr <= 8'd0;
	else	
		rom_addr <= rom_addr + 1'b1;


always@(posedge sys_clk or negedge sys_rst_n)
	if(sys_rst_n == 1'b0)
		rom_sin_d <= 9'd0;
	else	if(rom_sin_d == 9'd255)
		rom_sin_d <= 9'd0;
	else
		rom_sin_d <= rom_addr + 1'b1;
		
always@(posedge sys_clk or negedge sys_rst_n)
	if(sys_rst_n == 1'b0)
		rom_squ_d <= SQU_Z;
	else
		rom_squ_d <= rom_addr + SQU_Z;


endmodule

testbench

`timescale 1ns/1ns 
module	tb_rom();

reg		sys_clk;
reg		sys_rst_n;


wire	rom_data;
wire	rom_sin_d;
wire	rom_squ_d;

initial
	begin
		sys_clk = 1'b0;
		sys_rst_n <= 1'b0;
		#30
		sys_rst_n <= 1'b1;
	end
	
always	#10 sys_clk = ~sys_clk;


rom		rom_inst
(
	.sys_clk		(sys_clk),
	.sys_rst_n		(sys_rst_n),

	.rom_data	    (rom_data),
	.sin_d			(rom_sin_d),
	.squ_d			(rom_squ_d)
);

endmodule

modelsim仿真结果

在这里插入图片描述

FPGA原理与结构（11）——ROM IP的使用与测试
apple_53311083的博客
08-19 1433
ROM的使用,BRAM IP核，RAM IP核例化，ROM IP核例化
FPGA——Verilog（3）
m0_54158894的博客
12-07 751
这是博主现阶段所学习到且常用的，如后面学的更深持续更新
中科亿海微ROM使用
踩着马桶吃甜筒！
08-12 910
FPGA中的ROM（Read-Only Memory，只读存储器）起源于计算机系统中的存储器技术。在早期的计算机系统中，ROM被用于存储固定的程序代码和常量数据，以及用于查找表和数据转换等应用。随着FPGA技术的发展，ROM成为了FPGA设计中常用的一种存储器类型。与传统的硬件设计相比，FPGA具有可编程性的优势，可以根据特定的应用需求进行灵活的配置和重新编程。在FPGA中，ROM的设计和实现方式通常是通过在硬件级别上配置逻辑电路来实现。
基于FPGA 的ROM 的设计
07-25
详细地介绍基于FPGA 的ROM 的设计方法，很实用！
FPGA-学会使用vivado中的存储器资源ROM（IP核）
博客
02-27 3851
从Distributed Memory Generator 生成的ROM/RAM Core占用的资源是LUT (查找表,查找表本质就是一个小的RAM);从Block Memory Generator生成的ROM/RAMCore 占用的资源是 Block Memory (嵌入式的硬件RAM) ，某芯片,有500个寄存器,需要在上电的时候由FPGA向这些寄存器中写入初始值,初始值已经通过相应的文档给出了具体值,这些值都是已知的。两者最主要的差别是生成的IP核所占用的FPGA资源不一样，整个过程只需要工作一次。
FPGA片内ROM测试实验
明天你好的博客
10-01 1579
FPGA 本身是 SRAM 架构的，断电之后程序就会消失，那么如何利用 FPGA 实现一个 ROM 呢，我们可以利用 FPGA 内部的 RAM 资源实现 ROM，但这不是真正意义上的 ROM，而是每次上电都会把初始化的值先写入 RAM。Vivado 软件中提供了 ROM 的 IP 核 , 我们只需通过 IP 核例化一个 ROM，根据 ROM 的读时序来读取 ROM 中存储的数据。本节将介绍如何使用 FPGA 内部的 ROM 以及程序对该 ROM 的数据读操作。该实验与。
FPGA之ROM详解，单口ROM的使用
热门推荐
wandou0511的博客
05-01 1万+
单口ROM IP练习 在FPGA基础专题里，介绍过了FIFO、RAM、PLL等常用IP核的使用配置，这篇博客来介绍ROM IP核，ROM IP核类似RAM IP核有单口和双口之分，但是实际项目中多使用单口ROM，实际双口ROM使用也大同小异，我们做一个简单的仿真测试，来搞清楚单口ROM IP核的具体功能，实际上在前面大家也看到了BMG IP核有单口ROM和双口ROM两个配置选项，但是在项目工程中基本都去使用单口ROM而双口ROM很少用到，其实双口ROM的使用和单口ROM很类似，只不过多一个....
FPGA中的rom记录
weixin_49780322的博客
10-29 1452
rom的个人记录 先记录一自己写的第一个rom读取，我觉得rom应该是整个fpga里面最简单的了 我是调用的IP核，在设置的时候就很简单，先设置深度和位宽，然后再设置输入输出端口，在端口处设置寄存器的haul会延迟一拍输出，但是会更加准确一点，然后就是设置coe文件，不同平台的文件格式不一样，有的是mif文件，等等 设置好文件之后然后再输出地址就可以从rom里面读出数据，再到波形图上就可以观察到有各种波形图可以生成，rom在dds中的使用比较多，所以先搞清楚rom再去搞dds就会简单一些，这是我自己做完ro
小梅哥Xilinx FPGA学习笔记19——IP 核使用之 ROM
m0_51430584的博客
12-28 4473
ROM 是只读存储器（）的简称，是一种只能读出事先所存数据的固态半导体存储器。其特性是一旦储存资料就无法再将之改变或删除，且资料不会因为电源关闭而消失。而事实上在FPGA中通过IP核生成的ROM或RAM，调用的都是FPGA内部的RAM资源，掉电内容都会丢失（这也很容易解释，FPGA芯片内部本来就没有掉电非易失存储器单元）。用IP核生成的ROM模块只是提前添加了数据文件.coe格式），在FPGA运行时通过数据文件给ROM模块初始化，才使得ROM。
例说FPGA之状态初始——复位电路
07-18
由于FPGA基于RAM结构，在上电后需要从外部的ROM或Flash中加载配置数据。这个配置加载过程需要一定的时间，在配置完成前，FPGA不能进入正常的用户运行模式。如果上电复位延时过短，FPGA可能还没有完成配置就进入了...
FPGA的ROM初始化问题讨论
10-19
本文讨论FPGA的ROM初始化问题，详细介绍mit文件的创建与使用。
FPGA rom数据读取 + 串口发送
08-20
程序实现哦那个在FPGA上读取rom数据 并将数据用异步串行通行协议发送
FPGA实现ROM存储图片的VGA显示
12-01
利用FPGA实现图片的ROM存储及VGA显示，图片大小为64*64，利用matlab生成.mif文件，利用ROM读取，实现VGA显示
FPGA开发中的Verilog ROM实现实战指南
weixin_30838971的博客
11-08 1654
本文还有配套的精品资源，点击获取 简介：本资料包专注于使用Verilog语言在FPGA中实现ROM模块，涵盖地址输入、数据输出、读使能信号和初始化数据等关键组成部分。通过过程赋值和并行赋值两种方法，详细介绍了ROM的高效设计和实现。此外，还强调了同步设计、边界条件处理、内存初始化和时序分析等在实际应用中的重要注意事项。学习这些内容对于FPGA开发者掌握ROM实现及构建高效数...
FPGA中ROM与RAM相关知识总结（五）
Paul 安的博客
08-13 1778
把看到的关于存储的一些东西整理一下，有些话来自于网友，所以还是那句话，看到的人要带着自己的思考去看，记住尽信书不如无书，fighting！！！ 一、基本概念 最熟悉的两个词语应该是RAM与ROM，RAM（Random Access Memory）的全名为随机存取记忆体，它相当于PC机上的移动存储，用来存储和保存数据的。它在任何时候都可以读写，RAM通常是作...
ROM-IP核配置（FPGA学习笔记）
Jaionh的博客
03-31 1858
ROM是只读存储器（only read memory）的简称，是一种只能读出事先所存储数据的固态半导体存储器。FPGA中是没有非易性存储器的,ROM ip核其实是使用到FPGA中的RAM资源。在 FPGA 运行时通过数据文件给 ROM 模块初始化，模拟成非易失存储器。Altera 推出的 ROM IP 核分为两种类型：单端口 ROM 和双端口 ROM。对于单端口ROM 提供一个读地址端口和一个读数据端口，只能进行读操作；双端口 ROM 与单端口ROM 类似，区别是其提供两个读地址端口和两个读数据端口。
FPGA中关于ROM表的理解
weixin_44162637的博客
01-01 2468
在很多运算电路中，存储器ROM都起着关键的作用。ROM是只读型存储器。 FPGA是基于SRAM的可编程器件。掉电后FPGA上的配置信息将全部丢失，所以由FPGA构造的数学系统在每次上电后要依赖于外部存储器来主动配置二或在线被动配置。 真正意义上的ROM应具有掉电后信息不丢失的特性,因此利用FPGA实现的ROM只能认为器件处于用户状态时具备ROM功能。应用时必须首先对ROM单元进行初始化。 ...
fpga开发-定制ROM
weixin_43802726的博客
11-17 908
设置采样时钟为409.6kHz（PLL的c1），采样深度为128k，重新编译工程并下载到FPGA中，设置Fstep为8并启动逻辑分析仪进行分析，设置相位累加器输出phase_out和正弦序列输出sin_out为“unsigned line chart”显示方式得到下图所示的测试波形图。从图中可以看出，DDS功能正确。step2: 在弹出的保存IP变量窗口中，输入保存定制ROM的名称(sin_rom_quarter)和输出HDL的语言类型(Verilog HDL)，并确认输出文件将保存在DDS工程目录中。
fpga读取rom文件
最新发布
03-17
### FPGA读取ROM文件的方法 在FPGA设计中，ROM通常用于存储固定数据。为了实现对ROM文件的有效读取，可以通过硬件描述语言（HDL）定义ROM模块并将其集成到整体设计中。以下是基于Vivado工具链的一个典型ROM设计流程及其测试代码。 #### 1. ROM的设计与实例化 ROM的核心功能是根据地址输入提供对应的数据输出。以下是一个简单的ROM模块示例： ```verilog module rom_example ( input wire clk, input wire [7:0] addr, // 地址输入 output reg [15:0] data // 数据输出 ); // 实例化Block Memory Generator生成的ROM核心 blk_mem_gen_0 rom_inst ( .clka(clk), .addra(addr), .douta(data) ); endmodule ``` 此部分展示了如何通过Xilinx Block Memory Generator创建一个ROM实例[^1]。`clk`作为同步时钟信号，`addr`指定要访问的内存位置，而`data`则返回对应的存储值。 #### 2. 将外部数据加载至ROM 对于实际应用中的复杂数据集（如图像或视频），需先将这些数据转换为适合FPGA使用的格式。例如，可采用BamToMif软件将图像数据转为MIF格式[^2]。随后，在综合阶段导入该MIF文件以初始化ROM内容。 如果目标是从SD卡或其他外设动态加载数据，则可通过SPI接口完成这一过程[^3]。此时需要额外编写驱动逻辑来管理文件传输以及验证其完整性。 #### 3. 测试平台代码 下面给出了一段针对上述rom_example模块的功能仿真脚本： ```verilog `timescale 1ns / 1ps module tb_rom_example(); reg clk; reg [7:0] addr; wire [15:0] data; initial begin $dumpfile("tb_rom_example.vcd"); $dumpvars(0, tb_rom_example); clk = 0; forever #5 clk = ~clk; // 创建周期为10ns的时钟信号 end initial begin addr = 8'b00000000; repeat (10) @(posedge clk); // 等待几个时钟周期 for(int i=0;i<256;i++)begin addr = i; @(posedge clk); $display("Address %h -> Data %h",i,data); // 打印当前地址及相应数据 end $finish(); // 结束模拟运行 end rom_example uut( .clk(clk), .addr(addr), .data(data) ); endmodule ``` 这段代码设置了一个基本的时间框架，并遍历所有可能的地址范围打印出相应的输出结果。这有助于确认ROM是否按预期工作。 #### 4. 部署场景说明 考虑到某些情况下原始素材并非直接兼容FPGA环境下的操作需求——比如常见的jpg/png图片格式就需要先行转变为bmp再进一步加工处理成为适配型态[mif][^5]；另外还有关于提升大规模连续媒体资料诸如影音串流之类项目里头所涉及到的各项性能指标考量因素也值得注意。 ---
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值