Verilog中的随机函数在FPGA中的应用

最新推荐文章于 2025-10-01 10:28:23 发布

ZdqDeveloper

最新推荐文章于 2025-10-01 10:28:23 发布

阅读量378

点赞数

CC 4.0 BY-SA版权

文章标签： fpga开发 FPGA

本文链接：https://blog.youkuaiyun.com/ZdqDeveloper/article/details/133155347

Matlab 专栏收录该内容

84 篇文章 ¥59.90 ¥99.00

订阅专栏

本文介绍了Verilog中几个常用的随机函数，如$random、$urandom、$dist_uniform、$dist_exponential和$dist_normal，用于生成随机数、模拟信号和噪声。这些函数在FPGA设计中起着关键作用，提高了设计的复杂性和真实性。

随机函数在FPGA设计中起着重要的作用，它们可以用于生成随机数、产生模拟信号、模拟噪声等。在Verilog语言中，我们可以使用一些内置的随机函数来实现这些功能。本文将介绍Verilog中常用的随机函数，并提供相应的源代码示例。

$random函数

$random函数是Verilog中最常用的随机函数之一，它可以生成一个32位的随机数。该函数在每次调用时都会生成一个新的随机数，并且生成的数值范围是从0到2^32-1。下面是一个示例代码，展示了如何使用$

了解本专栏

订阅专栏解锁全文

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

ZdqDeveloper

关注关注

0
点赞
踩
0

收藏

觉得还不错? 一键收藏
0
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

专栏目录

订阅专栏

FPGA随机函数——自动生成均匀分布随机数

m0_47037246的博客

08-02

1230

而其中的$dist_uniform函数是一个常用的随机生成函数，它可以生成满足0到1之间均匀分布的随机数。ap_uint seed 表示设定的种子数，通过设定不同的数可以获得不同的随机序列。实例化时，使用了ap_random_uniform类，传入0和1表示随机数的范围，seed为设定的种子数。最后，调用dist()函数即可获取一个0到1之间的均匀分布的随机数。总的来说，$dist_uniform函数可以实现FPGA中的均匀分布随机数生成，帮助用户在硬件设计中增加足够的随机性和复杂度。

FPGA 11 ，Verilog 系统函数（ Verilog 中的系统函数）

NorthCity Smile的博客（NcSmile，博主域名：https://ncmile.blog.youkuaiyun.com）

09-19

2176

⭐Verilog 作为一种强大的硬件描述语言，不仅提供了用于设计和仿真数字电路的基础语法，还包含了丰富的系统函数，帮助我们高效地完成复杂的硬件操作。这里来分享记录，Verilog 中的系统函数。

参与评论您还未登录，请先登录后发表或查看评论

《SystemVerilog验证测试平台编写指南》学习笔记——随机化（三）

qq_39794062的博客

01-23

1521

一、随机数函数二、约束的技巧和技术1、使用变量的约束2、使用非随机值3、用约束检查值的有效性4、随机化个别变量5、打开或关闭约束三、迭代和数组约束1、数组的大小2、元素的和3、产生具有唯一元素值的数组4、随机化句柄数组一、随机数函数 $random()——平均分布，返回32位有符号随机数 $urandom()——平均分布，返回32位无符号随机数 $urandom_range()——指定范围内的平均分布 $dist_exponential()——指数衰落 $dist_normal()——钟型分布 $di.

System Verilog总结第六章随机化

qq_39620453的博客

02-06

3886

6.1 介绍（1）受约束的随机测试法(CRT)：自动产生测试集，通过约束来选择测试方案，产生有效激励，测试感兴趣的功能项，预测输出结果（2）两部分：测试代码、伪随机数发生器(PRNG)的种子改变种子的值：调整每次测试6.2 什么需要随机化（1）产生随机化的数据：$random （只能找到数据路径的Bug，大部分Bug在控制路径里）（2...

Verilog 中生成随机数及实现特定的概率

最新发布

likuoelie的博客

10-01

1194

本文介绍了 Verilog 中随机数生成方法及其在仿真中的应用。主要内容包括：1）使用$random和$urandom系统函数生成伪随机数；2）通过$urandom_range实现指定范围随机数；3）模拟伯努利分布、二项分布、正态分布和指数分布的概率实现方法；4）硬件设计中LFSR（线性反馈移位寄存器）的随机数生成方案。文章强调仿真与综合的区别，指出随机函数仅适用于仿真，硬件实现需采用可综合的随机数生成器，并提供注意事项和实现建议。

Verilog 随机数及概率分布

qq_33300585的博客

11-22

4907

Verilog 随机数及概率分布

System Verilog 随机化的使用

qq_25749155的博客

05-08

3960

对system verilog 随机化操作进行介绍

（68）Verilog随机函数【random】

m0_46498597的博客

12-02

989

FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA设计不是简单的芯片研究，主要是利用 FPGA 的模式进行其他行业产品的设计。与 ASIC 不同，FPGA在通信行业的应用比较广泛。

System verilog随机系统函数$randomize使用方法

m0_46498597的博客

01-12

862

1.1 System verilog随机系统函数$randomize使用方法 1.1.1 本节目录 1）本节目录； 2）本节引言； 3）FPGA简介； 4）System verilog随机系统函数$randomize使用方法； 5）结束语。 1.1.2 本节引言 “不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。 1.1.3 FPGA简介 FPGA（Field Programmable Gate

（75）FPGA随机函数（$random）

m0_46498597的博客

11-19

1084

（75）FPGA随机函数（$random） 1.1 目录 1）目录 2）FPGA简介 3）Verilog HDL简介 4）FPGA随机函数（$random） 5）结语 1.2 FPGA简介 FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。 FPGA设计不是简单的芯片研究，主要是利用 F

Verilog中$random的使用

re_call的博客

05-11

9576

$random是产生随机数函数，产生的随机数是有符号的。产生有符号随机数 dt = $random%10;会产生介于-9到9的数。产生无符号随机数 dt = {$random}%10;会产生介于0~9的数。产生min到max的数 dt = min + {$random}%(max-min);会产生介于min到max的数。 ...

FPGA 随机数实现

12-14

适用verilog 语言实现一个随机数发生器！

FPGA 随机数生成IP核

08-04

采用Verilog源码的形式写的随机数发生器，如果需要产生均匀随机数，需要采用SHA256进一步处理

Verilog基础：$random系统函数的使用

前进，才知道自己的渺小

12-10

3637

$random系统函数在每次调用时返回一个32位的随机数，这个随机数是有符号的，可正可负。按照Verilog标准语法，$random系统函数的调用方式为$random或$random(seed)，但实际上$random()这种调用方式也是可以的，且其与$random完全一样。

SystemVerilog 随机系统函数 $random 的使用方法与 FPGA

CodeGu的博客

08-09

1321

本文将介绍 SystemVerilog 中的随机系统函数 $random 的使用方法，并结合 FPGA 设计给出相应的源代码示例。在时钟信号的上升沿触发时，通过调用 $random 函数生成一个随机整数，并将其赋值给 reg 类型的变量 data。通过使用逻辑 AND 运算符可以将 $random 函数的返回值转换为随机的布尔值，此例中生成的布尔值为 0 或 1。通过使用取余运算符（%）可以将生成的随机整数限制在指定的范围内，此例中生成的整数范围为 0 到 99。设计给出了相应的源代码示例。

学习笔记 | 基于FPGA的伪随机数发生器（附代码）

12-05

6880

今天给大侠带来在基于FPGA的伪随机数发生器，话不多说，上货。今天是画师本人第一次和各位大侠见面，执笔绘画FPGA江湖，本人写了篇关于FPGA的伪随机数发生器学习笔记，这里分享给大家，仅供参考。 1 概念随机数是专门的随机试验的结果，产生随机数有多种不同的方法。这些方法被称为随机数生成器。随机数最重要的特性是它在产生时后面的那个数与前面的那个数毫无关系。随机数分为三类，分别是伪随机数、密码学安全的伪随机数以及真随机数。本次设计为基于F...

SystemVerilog随机系统函数$urandom_range的使用方法及源代码示例

ZwqDatabase的博客

09-17

3450

SystemVerilog提供了内置的随机数函数，其中$urandom_range函数可以用于生成指定范围内的随机数。在initial块中，我们首先定义了min和max变量，分别表示随机数的范围的最小值和最大值。需要注意的是，参数min必须小于等于max，否则函数将返回未定义的结果。上述输出展示了生成的十个随机数，这些随机数都位于[min, max]范围内，即0到100之间。urandom_range函数时，需要注意参数的范围关系，以及函数返回的随机数的分布特性。函数，用于生成指定范围内的随机数。

FPGA开发——verilog随机涵数$random的使用方法

weixin_63553972的博客

08-09

1272

我们进行FPGA开发的过程中在做仿真的时候，难免会需要一些数据作为输入。有的时候需要输入大量的数据对于设计结果进行一个验证，如果逐个去进行输入，就需要花费大量的时间。这种情况下我们通常会想到使用随机数。随机数在我们的日常开发中非常常见。不管是在软件编程还是硬件开发中，应用都非常广泛。在FPGA开发中我们同样也可以使用Verilog提供的随机数生成系统任务$random来帮助生成大量的随机数。

fpga中的系统函数

02-12

### FPGA 系统函数使用方法及示例 #### 一、显示（Display）相关函数这些函数主要用于向控制台输出调试信息或其他有用的数据。 - **`$display` 函数** `$display` 可以用来打印格式化的字符串到标准输出设备上，在每次调用时会自动添加换行符。这有助于开发者实时查看变量的状态变化情况[^1]。 ```verilog initial begin reg [7:0] data; data = 8'hAA; $display("Data is %h", data); end ``` - **`$strobe` 函数** 类似于 `$display`，但是只有当所有信号都稳定下来之后才会执行实际的输出动作。这意味着如果在一个组合逻辑路径中有延迟，则直到整个表达式的计算完成后才会有输出结果[^5]。 ```verilog always @(posedge clk) begin ... $strobe("Strobed Data is %b", data); end ``` - **`$monitor` 函数** 自动监测指定变量的变化并将其值输出至屏幕。每当被监控的对象发生变化时就会触发一次输出行为。 ```verilog initial begin $monitor("Time:%0t d=%b,e=%b",$time,d,e); end ``` #### 二、仿真时间相关函数这类函数允许获取当前仿真的精确时刻或者设置特定的时间单位和精度等属性。 - **`$time`, `$stime`, `$realtime`** 这些函数分别返回不同类型的数值表示当前模拟器内部计时器所指向的位置。其中 `$time` 返回的是64位整型；而 `$stime` 则提供了一个更短版本即32位无符号整形；最后 `$realtime` 给出了浮点形式的结果。 ```verilog initial begin $display("Current simulation time (64-bit): %0t", $time); $display("Current simulation time (32-bit): %0d", $stime()); $display("Current simulation real-time: %f", $realtime()); end ``` - **`$timeformat`** 设置如何展示由上述三个时间查询命令得到的信息，默认情况下是以秒作为基本计量单位，并保留两位小数点后的有效数字。 ```verilog initial begin $timeformat(-9, 2, " ns", 10); // Now times will be printed with nanosecond resolution. end ``` #### 三、文件输入输出相关函数为了能够保存或读取外部存储介质上的资料，Verilog 提供了一系列针对文件的操作接口。 - **打开/关闭文件 (`$fopen`, `$fclose`)** 使用 `$fopen` 来创建新文档或将现有文件置为可写状态，成功后获得一个唯一的标识符称为“文件句柄”。相反地，当我们完成了所有的I/O活动以后应当记得释放资源并通过调用 `$fclose` 关闭连接。 ```verilog integer file_handle; initial begin file_handle = $fopen("./output.txt", "w"); // Write to the file... $fclose(file_handle); end ``` - **写入数据 ($fwrite$, $fdisplay$, etc.)** 向已开启的目标位置追加内容可以通过多种方式实现，比如直接利用类似于 C 语言风格的 `fprintf()` 方法或者是更加简洁直观的选择像 `$fdisplay` 或者 `$fstrobe` 这样的专用指令。 ```verilog initial begin integer fh = $fopen("log.txt", "a+"); $fdisplay(fh, "Logged at %0t : Value of signal 'data' was %b", $time, data); $fclose(fh); end ``` #### 四、数学函数对于某些需要频繁处理算术运算的应用场合来说，内置了一些常用的数学库可以帮助简化编程工作量。虽然具体的例子未给出，但常见的包括绝对值(`$abs`)、正弦余弦(`$sin`, `$cos`)等功能都可以在这里找到对应的支持。 #### 五、随机函数特别值得一提的是 `$random` 函数，它是 SystemVerilog 中非常有用的特性之一，能够在测试平台生成伪随机序列以便更好地验证设计的行为模式[^2]。 ```verilog reg signed [31:0] rand_num; initial begin repeat(10) begin rand_num = $random(); $display("Random number generated: %d", rand_num); end end ```