VerilogHDL正弦信号发生器

Verilog HDL正弦信号发生器

思路
😊1、计数器 (寻址)2、正弦波数据存储ROM 3 、8位AD
😊ROM只读 要新建ROM初始化文件(HEX文件&MIF文件)
😊用数据生成器,设置相关参数。(位宽8、10、12为多)
😊记事本录入数据
步骤
1、新建文件夹sint&建立一个新的工程
2、使用数据生成器生成数据,将生成的数据保存到sint文件夹中,用txt文件。
在这里插入图片描述
3打开新建好的quartus file open 刚刚存好数据的txt文件 将其save as 一下(命名sint.hex)文件类型还是txt。再次open打开这个文件sint.hex
在这里插入图片描述
还有方法二 有点big 麻烦
在这里插入图片描述
这个可以新建一下,一个个保存也可以 too too troublesome

评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值