利用Sigrity的SPEED2000进行时域电源噪声分析

前序

相信大家在网上可以找到本文章的类似教程，我就是这样，找到了教程，兴致冲冲地按教程每个步骤操作，但最后因为素材不一样，得不到想要的结果，有时出来的波形是一条水平线，有时出来的是脉冲振荡收敛波形，离谱的是还出现过脉冲振荡不收敛，当时的我懵逼了，差点砸了电脑，后来，看开了，慢慢理解，慢慢实验，最后，成功了。
所以我将利用Sigrity的SPEED2000进行时域电源噪声分析教程写出来，同时，将SPEED2000用于电源噪声的时域分析和验证的仿真素材上传:
https://download.youkuaiyun.com/download/ZHENGSA/85934288?spm=1001.2014.3001.5503
供大家使用，不用苦苦寻找仿真资料。资料里包括：SODIMM_DDRSSO.spd（DDR3 SODIMM板卡）、ctrl_IO.ibs（I/O控制模型）、dram_IO.ibs（动态随机存储器模型）。
电源噪声的时域分析是电源完整性设计重要内容，所以大家不妨尝试仿真一下。

前期准备

软件：Cadence Sigrity2018
仿真资料：SODIMM_DDRSSO.spd、ctrl_IO.ibs、dram_IO.ibs

正文

打开软件

先找到Sigrityg管理软件（这个可以找到很多仿真软件）:
电脑开始—Cadence Sigrity2018—Sigrity Suite Manager
找到SPEED2000 Generator,双击打开（找不到SPEED2000 Generator没关系，随便双击一个，因为他们都是指向一个路径同一个软件）：

打开SODIMM_DDRSSO.spd

点击Open,找到SODIMM_DDRSSO.spd，打开

打开界面

打开界面后，可以看到下面的界面，左边窗口一推英文是一些相关参数设置和操作，中间是PCB板的视图，现在被两个无关的层挡住了，后面的步骤会将其删除，则可看到我们要仿真PCB板的模样，右边窗口是层管理器

进入DDR Simulation模式

SPEED2000的仿真有很多仿真模式，它是整板系统级全波瞬态分析工具，电源地之间的波动（同步开关噪声），过孔和走线之间的耦合，以及电路和封装间的交互作用
现在我们需要进入DDR Simulation模式，打开Mode–DDR Simulation:

打开DDR Simulation模式，左边窗口变成DDR Simulation模式的参数设置界面。

检查层叠

首先，我们打开层叠管理器，可以看到层叠信息，同时我们前面提到无关的层就是：Plane01、Plane02。

由于素材的层叠设计没完善，那我们可以自己设计层叠，或找板厂要一份六层的叠层结构，我直接按某个叠层结构来吧：
①删除无关层：

删除后如下：

②切换单位，填写每个层的铜厚和介质厚度：

③选择介质材料：按住ctrl键，点选每层介质，在下面的Material下拉选项中选FR4


④选择铜箔材料：同上步骤，选择copper

⑤进入焊盘设置：点击上面的Pad Stack

⑥选择过孔：在左边按注shift键进行多选，选择带VIA名字的焊盘

⑦设置过孔的铜厚和材料：切换单位um,填写铜厚35um,选择材料：copper

⑧完成，点击OK：

PCB素材简介

通过上面的步骤，删掉无关层，样子显露出来了，这是一个笔记本专用的DDR3 SODIMM PCB板，6层设计，DDR数据位宽为64位，共有8个DDR3颗粒，正背面各4个，采用Fly-by 拓扑结构（菊花拓扑）

设置元件和BUS组：

①Set up Components and Bus Groups —选择J1—下一步，如下图：

②选择存储芯片：选择U0-7的DDR3颗粒–下一步，如下图：

③选择串联电阻，默认就行，直接下一步，如下图：

④选择电源、地网络：选择VDD、VTT、GND----下一步，如下图：

⑤选中VRM模型和填写电压值：

勾选V_source、V_term模型，在右边分别填写：1.5V、0.75V，点击下一步，如下图：

⑥网络分组：
如下图，有网络名、关联元件、组名，组名可以改成自己容易记的，双击即可修改

现在我们可以看到网络已经分好组，有地址组（AddCmd0）：

时钟、控制组：

数据组：

⑦设置完，点击下一步。

选择其他要仿真的网络：

勾选：UNNAMED_3_2PORTCAP_I114_A，然后下一步：

查看上面设置的分组：

检查网络有无分错组，有的话，返回上一步修改。正确的话，就点击完成。

点击完成后，会Bus Group窗口，可以在看一下分组情况：

赋模型（重点！！）

这个赋模型操作是重点，之前设置很多次，老是漏这漏那，导致后面步骤失败，所以建议先另存一个版本，要是出错了，还有个备份，省很多时间。

控制芯片赋模型

①左边窗口选择Set up Controller Model — 跳出窗口 — Type:IBIS-I/O Buffer Information Specification—OK，如下图：

②加载我们提前准备好的模型素材：ctrl_IO.ibs，如下图：

③加载完成后，只有3个配上了，没关系，这是常见的现象，不要慌，不要紧张，接下来教你硬核技术，这个操作是我找了很多教程，在一个稀有古老的教程才发现有这步骤，我相信很多人都卡在这里，所以，大家应该要有信心度过这个困难。

④匹配地址控制组：A0-A15 , BA0-BA2 , CASB , RASB , WEB，操作如下图：

在弹出的窗口选择对应的模型里面组名：cmd_ctrl:

匹配好了，如下：

⑤上一步骤是匹配地址控制组，还有其他要匹配，操作类似上一步，这里不再截图，只告诉你，哪些网络要匹配IBIS模型里面组名：

⑥剩下还有很多没分配管脚不用管，接下来是自动映射，即将IBIS模型信息映射过来，点击Auto Pin Mapping,如下图：

映射后，多了这些信息：

⑦点击OK,弹出窗口，选Copy:

⑧弹出以下窗口，是告知你，刚刚匹配管脚的设置给你复制一份IBS模型在哪里，什么名字，点击确定即可。

⑨完成后，在右边的DDR Bus Tree窗口，出现J1赋了 “J1-J1”模型

储存芯片赋模型

①在DDR Bus Tree窗口右键U0，选择Connect IBIS

②跟前面赋模型一样操作，加载模型，选择dram_IO.ibs模型，打开：

③匹配管脚，操作跟前面一样，省略操作图，跟你说明一下匹配关系，自己去匹配，要学会成长，自力更生，举一反三，独当一面……
匹配关系：
PCB组名或网络名 IBIS模型组名
AddCmd0 INPUT
Clk CLKIN
DM、DM1 DM
DQS0n、DQS0p、DQS1n、DQS2p DQS
data组除了已匹配，其他网络 DQ
最后,要记住，点击Auto Pin Mapping，自动映射信息。
④点击OK------Copy---------确定，设置完，效果如下：

⑤目前只赋U0模型而已，但接下来容易多了，不用一个一个去赋模型了，直接Copy U1模型给其他芯片即可，如下图：

点击OK

⑧储存芯片赋模型完成了：

⑨在文件夹下，可以找到Copy出来的模型，后面重新仿真，就不用辛辛苦苦匹配了，直接加载这些模型即可，相信很多教程就赋这些已经匹配好的模型，但是我们要先学会自己匹配，自力更生，不要一味用别人做好的模型，当然，学会怎么搞，我们还是可以用别人匹配的模型，因为节省时间(￣▽￣)"。

选择要仿真的Bus组

①点击：Select Bus Groups for Simulation

②出现窗口在下面，这里可以选择我们要仿真哪些组，建议不要全选，先选Data0整组、AddCmd0的A0-3、Clk的CK0n和CK0p,其他需要后面再加，不然太多了，仿真时间久，没必要浪费时间

设置分析方式

①在上步骤的窗口的上面选择Analysis Option，选择后，稍等一下，可能在你的电脑一下子就好，我的电脑不行，缓一下窗口才跳出来：

②设置如下图，最后点击右下方的Save Analysis Option即可

相关排阻赋模型

①打开元件管理器：Setup—Component Manager…

②窗口出现在右边，找到RN3，将其选中，点击下面的Edit

③设置一下排阻的阻值，在Definition填写：
R1 1 8 36
R2 2 7 36
R3 3 6 36
R4 4 5 36
点击OK

④弹出一个窗口，是告诉你，有类似排阻，是否一起设置成一样，点击确定：

⑤有弹出一个窗口，是告诉有没使能的排阻，要不要一起，点击OK：

保存并检查错误

①点击左边的 Select Bus Groups for Simulation,弹出的窗口，全选，点击OK：

检查结果出现下面的Output窗口，只看出Output的字，那是因为窗口被拉下去了，把它上来，就可以看到结果，一个警告，没有错误，可以接收。完成了，所有设置完成了。

开始仿真

要仿真前，要对软件的仿真行为设置一下，这里不再写出来，太累了，给你们一个教程:https://blog.youkuaiyun.com/fang_yang_wa/article/details/107763777，去那里学一下,仿真前的设置，有一些没有的，不管了。
设置好后，记得回来，完成最后一步。
先关闭电脑其他无关软件，保证电脑处于良好状态。
点击左边窗口的Start Simulation,开始仿真：

仿真时间不定，有时几分钟，有时半小时。

仿真结果

①完成：

可以看到VDD的电压值一直等于1.5V，意味着实验失败，但也有成功一点，至少数值是对的，再看其他CLK/DATA/TQS等波形，可以看到波形高频分量损耗和反射串扰造成的波形失真，等等很多信息。
教程仿真结果是这样的：

最后，本文章对你有帮助的话，麻烦点赞收藏，谢谢。