- 博客(20)
- 收藏
- 关注
RSS订阅原创 翻译：XILINX文档ug474_7Series_CLB——Ch4.1 Distributed RAM Applications
翻译：XILINX文档ug474_7Series_CLB——Ch4.1 Distributed RAM Applications
2023-02-26 23:09:51
214
原创 翻译：XILINX文档ug474_7Series_CLB——Ch4.2 Shift Register Applications
翻译：XILINX文档ug474_7Series_CLB——Ch4.2 Shift Register Applications
2023-02-26 17:56:11
252
原创 翻译：XILINX文档ug474_7Series_CLB——Ch2.6 Shift Registers
翻译：XILINX文档ug474_7Series_CLB——Ch2.6 Shift Registers
2023-02-26 16:15:37
308
1
转载 转载：从底层结构开始学习FPGA（6）— 分布式RAM（DRAM，Distributed RAM）
详解分布式RAM的组成原理、配置方式与实现方式
2023-02-21 10:14:02
1399
转载 转载：从底层结构开始学习FPGA（3）— 存储单元之触发器、寄存器与锁存器
触发器、锁存器和寄存器究竟有什么区别？它们在FPGA中的呈现形式和应用又是怎样的？
2023-02-20 10:42:21
1662
转载 转载：从底层结构开始学习FPGA（1）— 可配置逻辑块CLB（Configurable Logic Block）
FPGA底层结构 —— 可配置逻辑块CLB概述
2023-02-19 21:14:03
586
转载 转载：基于Xlinx的时序分析、约束和收敛（3）— 基础概念（下）
基本概念（下）：４种基本的时序路径、发射沿与锁存沿、数据到达时间、建立时间与保持时间、建立时间裕量、保持时间裕量
2023-02-19 10:36:48
197
转载 转载：基于Xlinx的时序分析、约束和收敛（2）— 基础概念（上）
时序分析基础概念（上）：组合逻辑与时序逻辑、同步时序与异步时序、建立时间与保持时间、恢复时间与去除时间、4种基本的时序路径
2023-02-18 15:28:07
186
转载 转载：基于Xlinx的时序分析、约束和收敛（1）— 什么是时序分析？什么是时序约束？什么又是时序收敛？
什么是时序分析？什么是时序约束？什么又是时序收敛？
2023-02-18 12:21:57
321
转载 转载：Verilog中的系统任务（显示/打印类）--$display， $write，$strobe，$monitor
Verilog中的系统任务（显示/打印类）--$display， $write，$strobe，$monitor
2023-02-16 23:08:29
943
转载 转载：Verilog语法之generate for、generate if、generate case
学习 generate for、generate if、generate case 的使用
2023-02-16 21:45:22
716
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人