NOR FLASH

最新推荐文章于 2025-05-11 17:58:41 发布
原创 最新推荐文章于 2025-05-11 17:58:41 发布 · 843 阅读 · 1 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#NOR FLASH

本文详细介绍了通过UBOOT对NOR Flash进行各种操作的方法，包括读取数据、读取ID、读取CFI信息及写数据等。同时，还提供了具体的UBOOT指令用法，并通过实例演示了如何在嵌入式系统中利用这些指令完成实际任务。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >



使用UBOOT体验NOR FLASH 的操作（开发板设为NOR启动,进入UBOOT）
1.使用OpenJATAG烧写UBOOT到NOR FLASH,启动，
1.读数据
md.b 0


2.读ID
往地址555H写AAH
往地址2AAH写55H
往地址555H写90H
读0H地址得到厂家ID C2H
读1H地址得到设备ID 22DAH 或  225BH
退出读ID,往任意地址写F0H


2440的A1接到NOR的A0,所以2440发出的（555H<<1）,NOR才能收到555H这个地址
UBOOT怎么操作
往地址AAAH写AAH                         mw.w aaa aa
往地址554H写55H mw.w 544 55
往地址AAAH写90H mw.w aaa 90
读0H地址得到厂家ID C2H md.w 0 1
读2H地址得到设备ID 22DAH 或  225BH md.w 2 1
退出读ID: mw.w 0 f0


NOR有两种规范: jedec, cfi (common flash interface)
读CFI信息 
NOR手册上：
进入CFI模式 往55H写入98H
读数据： 读10H得到0051
读11H得到0052
读12H得到0059
读27H得到容量
 
2440的A1接到NOR的A0,所以2440发出的（555H<<1）,NOR才能收到555H这个地址
UBOOT怎么操作
进入CFI模式 往AAH写入98H     mw.w aa 98
读数据：    读20H得到0051        md.w 20 1
   读22H得到0052 md.w 22 1
   读24H得到0059        md.w 24 1
   读4EH得到容量   md.w 4e 1
   退出                 mw.w 0 f0
   
写数据   在1M的地方0x100000 写0x1234
NOR手册：
往地址555H写AAH
往地址2AAH写55H
往地址555H写A0H
往program adress写program data


UBOOT怎么操作
往地址AAAH写AAH                                          mw.w aaa aa
往地址554H写55H                                          mw.w 554 55
往地址AAAH写A0H mw.w aaa a0
往program adress写program data  往0x100000写0x1234     mw.w 100000 1234




 ======================================================================================================

测试：
1. ls /dev/mtd*
2. insmod s3c_nor.ko
3. ls /dev/mtd*
4. 格式化：flash eraseall -j /dev/mtdblock1           /*eraseall --help中可以看到-j表示格式化成jffs2*/
5. 挂接 mount -t jffs2 /dev/mtdblock1 /mnt
cd /mnt/
ls
vi 1.txt 输入信息
unmount /mnt
6. 重启 reboot 或断电重启
insmod s3c_nor.ko
ls /dev/mtd*
mount -t jffs2 /dev/mtdblock1 /mnt
cd /mnt
ls
cat 1.txt

NOR FLASH介绍
扬帆起航
05-12 3127
NOR FLASH介绍
Nor Flash 编程
ARM Linux and soul
08-15 3713
Author-------Dansen-----xzd2734@163.comNor Flash与Nand flash的不同之处在于Nor Flash的地址和数据线是不共用的，所以Nor Flash比较象ROM,是可以按地址自由读的，这样就非常适合存储代码，在开机时从Nor Flash中取代码来执行。在我的板子上有16M的Intel的Nor Flash E28F128J3A150，以此为例
NOR Flash与NAND Flash详解
SDJ_success的博客
05-11 1540
设计时需针对接口、寿命、纠错等核心问题优化，并紧跟3D堆叠与工艺微缩趋势，以平衡性能、成本与可靠性。推荐型号：Samsung 980 Pro（PCIe 4.0 NVMe）、Kioxia BiCS5（3D TLC）。推荐型号：Winbond W25Q系列（SPI接口）、Micron MT28E系列（并行）。：按块擦除（块大小128KB-4MB），写入速度远高于NOR。：按块擦除（典型块大小64-256KB），写入需先擦除。：以页为单位（典型4KB），地址解码依赖控制器。，需按页（Page）读取。
NorFlash
weixin_45093118的博客
08-26 4360
一、Norfalsh操作原理 Norflash的内部结构 每个Norflash有多个regions，每个regions由blocks（块）组成。blocks大小范围为64kB、128kB。 Norflash的原理图 （1）DQ0~DQ15：共16根数据总线，即CPU与Norflash可以一次传输16bit（2byte即1word）的数据。 （2）A0~A19：共20根地址总线，由于norfl...
Nor flash
RichardsZ_的博客
06-14 1235
NOR Flash和NAND Flash NOR Flash和NAND Flash是市场上两种主要的非易失闪存技术。 NOR Flash 的特点是芯片内执行（XIP ，eXecute In Place），代码可以直接在Flash内运行，不必把代码读到RAM中；在1~4MB的小容量时具有很高的成本效益；写入和擦除速度很低。 NAND Flash提供较高的存储密度,并且写入和擦除的速度也很快。应用NAND Flash需要特殊的系统接口。NAND Flash有多种类型： SLC(Single-Level Cel
nor_flash_verilog.zip_FPGA NOR flash_nor flash verilog_nor flas
07-14
fpga verilog实现 S29GL256S 系列 并行 nor flash 的读写擦除操作功能。 verilog源代码。
应用程序操作NorFlash示例代码分享(norflash接口使用方法)
09-04
在嵌入式系统开发中，NorFlash是一种常见的非易失性存储器，它与NandFlash相比具有操作简便、无需处理坏块管理、无Out-Of-Band(OOB)区域和错误校验(ECC)等特点。本文将详细介绍如何在应用程序中操作NorFlash，通过...
norflash-model.zip_norflash_norflash verilog_simulation_model_ve
09-23
标题中的“norflash-model.zip_norflash_norflash verilog_simulation_model_ve”表明这是一个与NorFlash（ NOR型闪存）相关的Verilog HDL（硬件描述语言）仿真模型。NorFlash是一种非易失性存储器技术，常用于微...
NAND flash和NOR flash的区别详解
07-22
### NAND Flash与NOR Flash的区别详解 #### 一、引言 随着信息技术的快速发展，存储技术也在不断进步。其中，NAND Flash与NOR Flash作为两种重要的非易失性存储技术，在嵌入式系统和消费电子产品中发挥着关键作用。...
基于STM32F407单片机读写NorFlash芯片（39VF1601）测试软件例程源码.zip
04-24
基于STM32F407单片机读写NorFlash芯片（39VF1601）测试软件例程源码，NOR flash 测试程序，大致流程为 写1K的数据 再读出来，与之对比.数据正常LED1亮，数据错误，LED2亮。
NOR Flash
热门推荐
hunwo的专栏
09-10 1万+
NOR Flash简介     NOR FLASH是INTEL在1988年推出的一款商业性闪存芯片,它需要很长的时间进行抹写,大半生它能够提供完整的寻址与数据总线,并允许随机存取存储器上的任何区域,而且它可以忍受一万次到一百万次抹写循环,是早期的可移除式闪存储媒体的
Nor Flash
u014742281的专栏
03-06 508
通过uboot来体验一下nor 操作: 读数据 md.b 0 读ID NOR手册上: 往地址555H写AAH 往地址2AAH写55H 往地址555H写90H 读0地址得到厂家ID: C2H 读1地址得到设备ID: 22DAH或225BH 退出读ID状态: 给任意地址写F0H 2440的A1接到NOR的A0，所以2440发出(555h&lt;&lt;1), NOR才能收到555h这个地...
norflash信息
qq_41609723的博客
08-13 491
我知道我们norflash是2M内存，那我们怎么通过命令来查看呢。 第一行是nor的大小，通过读0x27地址。不过我不知道为什么还要左移1位，因为0x14 = 20 ，2^20=1M，读的话确实是1M，左移一位就是2M了。 2,3行不知道是干嘛的。我们看第四行，number of erase block region 是什么呢，nor是由几个region组成的，而region是由block...
nor flash
weixin_39234635的博客
09-28 1001
先看下nor flash和nand flash之间的区别 NOR FLASH 可以直接进行读操作，但写操作是按块而不是按字节来进行，不能直接写，需要通过命令来做控制；NAND FLASH 即不能直接进行读操作，也不可以直接进行写，读写都是按块来进行，都需要通过命令来做控制。另外nand flash价格便宜，但是存储时可能发生位反转，可能会导致坏块的产生，所以通常用于存储数据量比较大同时可以容忍出一...
韦东山之学习笔记——NOR Flash
cainiaocl的博客
09-05 2849
Nor Flash的简单介绍 搬砖于：https://www.cnblogs.com/053179hu/p/10635601.html Nor是非易失性存储器之一 Nor Flash最大的特点是支持XIP（Execute On Chip），就是可以直接在Nor Flash的皮内内存执行，在Nor Flash中的代码运行时不需要重定位复制到RAM内。Nor Flash的地址线跟数据线是分开的，数据的读取和RAM很类似，只要能够提供数据地址，数据总线就能正确给出数据，不过不能直接对他进行写操作，执行写操
Nor Flash和Nand Flash
floenrce的博客
11-22 336
NOR Flash具有以下特点： 非易失性：与易失性存储器（如RAM）不同，NOR Flash存储的数据在断电后依然保持。 随机访问性：可以像传统的随机存取存储器一样，灵活地随机读写任何位置的数据，而不需要按块或页面方式访问，最小擦除单元为扇区。 适用于代码存储：由于其能够快速随机访问，NOR Flash通常用于嵌入式系统中存储程序代码和启动代码。 嵌入式设备启动存储器：NOR Flash通常用于嵌入式系统的启动存储器，因为它具有快速启动时间和可靠的数据存储性能。
norflash
最新发布
06-24
<think>我们正在讨论NorFlash存储器的特点和版图设计。根据用户提供的引用和之前的对话，我们可以总结NorFlash的特点，并重点分析其版图设计的特点。NorFlash的特点：1.可以进行字节寻址，因此程序可以在NorFlash中运行（引用[1]）。2.读取速度较快（几十到两百纳秒），但写入速度较慢（十到五十微秒）（引用[2]）。3.每个存储单元直接连接在位线和字线上，每个单元独立，因此读取速度比NANDFlash稍快（引用[3]）。版图设计特点：由于NorFlash的存储单元是独立连接的，其版图设计会与NANDFlash有很大不同。我们可以从以下几个方面分析：1.**存储单元阵列结构**：-NorFlash的存储单元是并行连接的，每个单元直接连接到位线和字线。因此，在版图上，每个存储单元都需要独立的位线和字线连接，这会导致大量的金属连线。-与NANDFlash的串联结构（引用[4]）不同，NorFlash的阵列结构类似于一个网格，每个单元位于字线和位线的交叉点。2.**位线和字线布局**：-由于每个单元独立连接，位线和字线的数量会随着存储容量的增加而线性增长，这会导致布线复杂。-为了减少布线延迟，高层金属（如Metal3以上）通常用于全局位线和字线布线，以降低RC延迟。3.**外围电路布局**：-NorFlash需要大量的译码电路（行译码和列译码）来选择特定的单元。这些译码器通常放置在存储阵列的周围，以缩短字线和位线的长度。-由于NorFlash支持随机访问，其灵敏放大器设计尤为重要，用于快速读出数据。灵敏放大器需要对称布局，并采用模拟地（AGND）隔离以减少噪声（引用[2]中提到的AGND应用）。4.**工艺特点**：-NorFlash单元通常采用浮栅晶体管，在版图上需要特殊的层（如浮栅多晶硅）和隔离结构。-由于浮栅的存在，单元之间需要足够的隔离（如STI或场氧隔离）以防止干扰。5.**电源和接地**：-与之前讨论的存储器类似，NorFlash也需要强化的电源网络。特别是在编程和擦除时，需要较高的电压（如12V），因此高压器件需要隔离环（ISORing）和专门的电源网络（引用[2]中提到的PGND）。6.**验证规则**：-由于浮栅结构，设计规则检查（DRC）需要特别关注浮栅与相邻层的间距，以及高压器件的规则。-电学规则检查（ERC）要确保没有浮空的栅极，以及编程/擦除电压路径的正确连接。综上所述，NorFlash的版图设计特点包括：独立的单元连接导致密集的布线、高压器件的特殊处理、外围电路（尤其是灵敏放大器和译码器）的布局优化、以及电源网络的强化。根据上述内容，我们可以组织回答如下：---###**NorFlash存储器的特点**1.**字节寻址能力**NorFlash支持随机访问，允许直接读取任意字节，因此常用于存储引导代码（引用[1]）。2.**读写性能差异**-读取速度较快（约几十到两百纳秒），但写入速度较慢（约十到五十微秒）（引用[2]）。-由于写入速度慢，通常作为只读存储器使用。3.**存储单元结构**每个存储单元独立连接到字线和位线，形成并行结构，因此读取速度优于NANDFlash（引用[3]）。---###**NorFlash版图设计特点**1.**单元阵列结构**-采用**并行连接**的网格状阵列，每个单元位于字线（WL）和位线（BL）交叉点。-单元独立连接导致金属布线密集，需使用**高层金属**（如Metal3+）进行全局布线以降低$RC$延迟。2.**高压器件隔离**-编程/擦除操作需高压（$V_{pp}\approx12V$），高压晶体管需添加**隔离环**（ISORing）并连接专用接地（PGND）（引用[2]）。-隔离环宽度需满足设计规则，防止闩锁效应（Latch-up）。3.**外围电路布局**|模块|布局要求|优化目标||----------------|----------------------------|-----------------||**行译码器**|紧贴阵列左右边缘|缩短字线长度||**灵敏放大器**|对称布局+AGND隔离|降低读出噪声||**列选择器**|阵列顶部/底部|减少位线电容|4.**电源网络设计**-高压区（$V_{pp}$）与低压区（$V_{cc}$）物理分离，避免电压干扰。-采用**分级接地策略**：-灵敏放大器：AGND（模拟地）-高压电路：PGND（功率地）-数字电路：DGND（数字地）5.**特殊工艺层**-浮栅结构需两层多晶硅：-第一层多晶硅（Poly1）作为浮栅-第二层多晶硅（Poly2）作为控制栅-浮栅与衬底间氧化层厚度需严格控制（影响数据保持特性）。6.**验证重点**-**DRC**：检查浮栅间距、高压器件最小宽度规则。-**LVS**：验证浮栅与控制栅的连接关系。-**ERC**：检测高压路径是否与低压电路意外短路。---###**相关问题**1.NorFlash的浮栅氧化层厚度对数据保持时间有何影响？2.如何优化NorFlash版图中的字线RC延迟？3.在灵敏放大器布局中，AGND隔离的具体实现方法是什么？4.高压隔离环（ISORing）的设计规则有哪些关键参数？>**总结**：NorFlash版图以**并行阵列、高压隔离和多级接地**为核心，需协同处理高速读取与高压操作的矛盾[^1][^2][^3]。</think>### **Nor Flash存储器特点与版图设计核心特性** #### **一、Nor Flash存储器的核心特点** 1. **并行访问架构** - 每个存储单元**独立连接**到位线和字线（引用[3]），形成类似"网格"的并行结构，支持**字节级随机访问**（引用[1]）。 - 读取速度优势：直接访问单元无需串联导通，读取周期约 **$50-200\ \text{ns}$**（引用[2]），比NAND Flash更快（引用[3]）。 2. **读写性能差异** - **快速读取**：适用于代码执行（XIP，eXecute In Place），嵌入式系统常用作启动存储器（引用[1]）。 - **慢速写入**：编程周期约 **$10-50\ \mu\text{s}$**（引用[2]），需高压操作，无法替代RAM。 3. **单元结构特性** - 浮栅晶体管构成存储单元，控制栅与浮栅间通过薄氧化层隔离。 - 擦除机制：通过 **$F-N$隧穿效应**（Fowler-Nordheim Tunneling）实现。 --- #### **二、Nor Flash版图设计特点** 1. **阵列拓扑结构** ```plaintext ┌───┬───┬───┐ │ C │ C │ C │ → 单元独立连接（字线/位线直连） ├───┼───┼───┤ │ C │ C │ C │ → 无串联晶体管（对比NAND串联结构[^4]） └───┴───┴───┘ ``` - **单元均一性**：所有单元尺寸严格一致，确保寻址精度。 - **金属布线密集**：独立连接导致位线/字线数量多，需**多层金属布线**（Metal1-Metal3用于局部互连）。 2. **高压器件隔离设计** - **编程/擦除高压电路**（$V_{pp} \approx 12V$）需特殊处理： - 添加 **$ISO\ Ring$**（隔离环）包围高压器件（引用[2]的PGND隔离原理）。 - 采用 **$DWDM$**（双阱工艺）隔离NMOS/PMOS，防止闩锁效应。 - 高压走线间距扩大 **$2\times$** 以上，满足 **$DRC$** 规则。 3. **外围电路布局优化** | 模块 | 布局要求 | 设计目标 | |---------------|-------------------------|------------------| | **灵敏放大器** | 对称布局+AGND隔离 | 抑制读出噪声 | | **行译码器** | 紧贴阵列边缘 | 缩短字线RC延迟 | | **电荷泵** | 远离敏感模块 | 避免高压干扰 | 4. **电源网络分层策略** - **电压域分离**： - 核心逻辑： **$V_{cc} = 1.8V/3.3V$** - 编程电路： **$V_{pp} = 12V$**（独立电源网格） - **接地策略**： - 灵敏放大器： **$AGND$**（模拟地） - 高压区： **$PGND$**（功率地） - 数字电路： **$DGND$**（数字地） 5. **特殊工艺层要求** - **浮栅结构**：需两层多晶硅（Poly1浮栅 + Poly2控制栅）。 - **隧道氧化层**：厚度 **$<10\ \text{nm}$**，光刻对齐精度要求 **$\pm 3\ \text{nm}$**。 - **接触孔密度**：单元区接触孔密度是逻辑电路的 **$2-3\times$**。 --- #### **三、可靠性设计要点** 1. **耐久性提升** - 单元周围添加 **$Guard\ Ring$**（保护环），减少擦写次数导致的电荷泄漏。 - 浮栅边缘采用 **$Round\ Shape$**（圆角设计），避免电场集中（降低氧化层击穿风险）。 2. **信号完整性措施** - 位线两侧布 **$Shielding\ Line$**（接地屏蔽线），抑制串扰（引用[2]的SGND策略）。 - 字线分段驱动：每 **$256\ \text{单元}$** 插入驱动器，降低 **$RC$** 延迟（延迟模型： **$\tau \propto R \cdot C$**）。 --- ### **总结** Nor Flash版图设计核心在于： 1. **并行阵列结构** → 独立单元连接导致密集布线 2. **高压隔离** → ISO Ring/DWDM隔离 **$12V$** 电路 3. **信号分层** → AGND/PGND分离 + 屏蔽线抑噪 4. **工艺特殊性** → 浮栅双多晶硅 + 超薄氧化层控制 > 设计需协同考虑 **字节寻址优势** 与 **高压操作约束**[^1][^2][^3]。 --- ### **相关问题** 1. Nor Flash的浮栅氧化层厚度如何影响数据保持时间？ 2. 在版图设计中如何优化字线RC延迟？给出定量计算公式。 3. Nor Flash的ISO Ring隔离设计有哪些关键参数？ 4. 字节寻址功能对Nor Flash的译码器布局有何特殊要求？
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值