近期遇到的一些问题及解决方法（11-24）

1 关于例化的问题，在IP核的例化中，在IP核设置的界面对于各个管脚是大写显示的，但是在例化程序中务必 要小写，否则会报错“cannot find this port in this module”，被这个小问题困扰了挺长时间。

2 关于DDS核的补充 在上一篇博文。

3 Verilog的学习要减缓了，中心放在考试复习上面。