用RAM存储器构造能够依次读取各存储单元内容的电路

最新推荐文章于 2025-01-14 23:36:35 发布
原创 最新推荐文章于 2025-01-14 23:36:35 发布 · 812 阅读 · 0 ·
CC 4.0 BY-SA版权
博客大多是学习笔记，仅供自己总结回顾并无其他用途，并且大多都注明了出处，如有侵权，请告知，立即删除!

本文介绍了一种使用RAM存储器构建电路的方法，该电路能够依次读取存储单元内容。通过不断改进电路设计，实现了地址写入、数据读出及地址刷新的自动化操作。

文章目录

1 用RAM存储器构造能够依次读取各存储单元内容的电路

首先看一下我们的RAM存储器：
在这里插入图片描述
为了读取其中的内容，我们可以构造如下的电路：
在这里插入图片描述
对于上述电路我们需要不停的点击各个按键，为了能够简化操作，我们继续对电路进行改进：
在这里插入图片描述
RR的初始值为001。点击第一次按键完成写入地址的操作，点击第二次按键完成读出数据的操作，点击第三次按键完成刷新地址的操作。

参考资料：

  1. 深度学习：C/C++、计算机体系
计算机组成原理实验报告 存储器实验--FPGA中RAM读写实验
m0_51456787的博客
01-24 3573
存储器实验--FPGA中RAM读写实验一． 实验目的二． 实验设备及环境三． 实验任务四． 实验步骤 一． 实验目的 1、了解FPGA中RAM模块ram的功能 2、掌握RAM的参数设置和使用方法 3、掌握RAM作为随机存储器RAM的工作特性和读写方法 二． 实验设备及环境 装有 Xilinx Vivado 的 Windows 7计算机，FPGA。 三． 实验任务 学习存储器的设计及原理，理解RAM 读写时序，同步和异步的区别。 学习 ISE工具中调用库 IP 的方法，通过调用xilinx库IP实例化一块R
计算机组成原理5-主存储器—半导体存储芯片和随机存取存储器
swadian2008的博客
12-02 1万+
一、主存储器——半导体存储芯 1、半导体存储芯片的基本机构 读写控制线：将CPU的控制信号传给读写电路 地址线：将CPU需要的地址传输到译码驱动中，然后由译码驱动进行翻译，然后进行寻址，是单向的 地址线的数量决定了存储单元的数量，假如有8根地址线：0000 0000 总共有几种排列组合，即2的8次方。每一种组合都对应一个存储单元。 数据线：将存储体中的数据读出，放入CPU；将CPU计算完毕的数据存入存储体。是双向的。 数据线的数量决定了存储单元的大小，即一个存储单元能够存多少数据。比如八根数
用D触发器构造RAM存储器
木子皿--啥都不会的菜鸟
12-23 2228
文章目录1 用D触发器构造RAM存储器1.1 用D触发器构造RAM存储器1.2 地址译码器的搭建思路 1 用D触发器构造RAM存储器 1.1 用D触发器构造RAM存储器 为了构造存储器，我们首先来看一下生活中的容器： 类比到存储器，存储器应该具有如下特征： 存储器有写入和读取两种操作。 写入和读取使用的是相同的端口。 写入和读取不能同时进行。 之前学习的D型触发器实际上就是1位存储器： 我...
【计算机组成原理】实验3：存储器读写和总线控制
热门推荐
qq_45614178的博客
01-17 1万+
计算机组成原理实验：存储器读写和总线控制
计算机数据存储与读取原理,读写存储器RAM-微计算机原理-电子发烧友网站
weixin_39708854的博客
07-15 5591
第三节　读写存储器RAM本节内容：一、 基本存储电路二、 RAM的结构三、 典型RAM芯片举例四、 RAM与CPU的连接§5.3.1 基本存储电路一个基本存储电路存储一位二进制信息0或1。它是存储器的核心。1、SRAM基本存储电路SRAM的基本存储电路的核心是MOS管构成的双稳态触发器。MOS(场效应)管的工作特性如左图所示。MOS管构成的双稳态触发器：T3、T4的g、s端连在一起，vgs=0，d...
计算机数据存储与读取原理,计算机组成原理实验--存储器读写与总线控制
weixin_28713299的博客
07-15 3307
一、实验目的1.掌握存储器的读/写周期；2.掌握存储器容量的扩展方法；3.掌握总线的概念及其特性；4.掌握总线的传输控制特性。二、实验设备EL-JY-II型计算机组成原理实验系统一套，排线若干。三、实验内容1.利用Logisim软件模拟存储器的读/写周期；2.利用Logisim软件实现存储器容量的扩展；3.在EL-JY-II型实验仪上完成存储器数据的读写；4.利用Logisim软件模拟总线的传输控...
动态RAM的基本单元电路
风花雪月，品霖千年之情
03-10 6461
动态RAM的基本单元电路 常见的动态RAM基本电路由三管式和单管式两种，他们的共同特点都是靠电容来储存电荷，以此来寄存信息，如果电龙上有足够多的电荷，那么就表示存储了一如果电容上没有电，表示存储的零，但是电容上的电荷一般只能维持1到2毫秒，所以动态rm必须在两毫秒内把所有的储存单元恢复一次原状态，这个过程就叫做刷新 ...
【计算机组成原理】三、存储系统：2.半导体随机存取存储器（RAM(SRAM、DRAM、双端口RAM&多模块存储器)、ROM、主存储器与CPU的连接(字位扩展)）
From Quantitative to Qualitative Change
08-22 2477
半导体随机存取存储器 4.读写存储器RAM 4.1 SRAM 4.2 DRAM 4.2.1 DRAM刷新方式 4.2.2 DRAM地址复用技术 4.2.3 周期 4.3双端口RAM&多模块存储器 4.3.1双端口RAM 4.3.2多模块存储器 1）单体多字存储器 2）多体并行存储器 5.只读存储器ROM 5.1固态硬盘SSD 5.1.1原理 5.1.2组成 5.1.3读写特性 5.1.4与机械硬盘相比 5.1.5磨损均衡技术 5.2计算机中的重要ROM：BIOS 6.主存储器与CPU连接 6.1单块存储芯片
【Logisim存储器设计101】：从零开始构建你的第一个电路
![【Logisim存储器设计101】：从零开始构建你的第一个电路]...文章进一步指导读者构建自定义的存储器模块，如寄存器、RAM和ROM，并集成控制逻辑。在高级应用部
计算机组成原理知识点汇总（考研用）——第三章：存储系统
qq_44709990的博客
08-20 8950
计算机组成原理知识点汇总（考研用）——第三章：存储系统  本文参考于《2021年计算机组成原理考研复习指导》（王道考研），《计算机组成原理》 3.存储系统 3.1 存储器概述  3.1.1 存储器的分类   1.按在计算机中的作用（层次）分类 （1）主存储器   简称主存，又称内存储器（内存），用来存放计算机运行期间所需的大量程序和数据，CPU可直接随机地对其进行访问，也可以和高速缓冲存储器（Cache）及辅助存储器交换数据。其特点是容量较小、存取速度较快、每位价格较高。 （2）辅助存储器   简称
深入理解计算机系统——第6章 存储器层次结构
baidu_15952103的博客
01-12 2233
深入理解计算机系统——第6章 存储器层次结构 存储器层次结构 概念：多个具有不同容量、成本和访问时间。的存储设备构成了存储器层次结构，称为存储器系统。 执行指令时访问数据所需的周期数： CPU寄存器：0个周期 L1L3高速缓存：475个周期 主存：上百个周期 磁盘：几千万个周期 因为访问数据在各个存储器层次中的所需时间差异，促使使用者理解数据是如何在存储器层次结构中上下移动的，这样编写应用程序时，使得它们的数据项存储在层次结构较高的地方，CPU就能更快地访问。 存储技术 几种基本的存储技术： 随机访问存储
计算机组织与体系结构课程设计\n\n一、实验目的\n\n1．深入理解基本模型计算机的功能、组成知识；\n\n2．深入学习计算机各类典型指令的执行流程；\n\n3．学习微程序控制器的设计过程和相关技术，掌握LPM_ROM的配置方法。\n\n4．在掌握部件单元电路实验的基础上，进一步将单元电路组成系统，构造一台基本模型计算机。\n\n5．定义五条机器指令，并编写相应的微程序，上机调试，掌握计算机整机概念。掌握微程序的设计方法，学会编写二进制微指令代码表。\n\n6．通过熟悉较完整的计算机的设计，全面了解并掌握微程序控制方式计算机的设计方法。\n\n二、实验原理\n\n课程设计提供了1个基础的CPU平台，允许使用存储在ROM中的24位微代码对数据通路、下一指令系统进行控制以达到运算能力。\n\n\n\n图1  数据通路框图\n\n其中对微代码的定义为：\n\n表1  24位微代码定义：\n\n24\n\n23\n\n22\n\n21\n\n20\n\n19\n\n18\n\n17\n\n16\n\n15 14 13\n\n12 11 10\n\n987\n\n6\n\n5\n\n4\n\n3\n\n2\n\n1\n\nS3\n\nS2\n\nS1\n\nS0\n\nM\n\nCn\n\nWE\n\nA9   A8\n\nA\n\nB\n\nC\n\nuA5\n\nuA4\n\nuA3\n\nuA2\n\nuA1\n\nuA0\n\n                 \n\n式内S、M、Cn指示了ALU操作，WE指示了对RAM的读写操作选择。\n\nA9A8指示了系列操作，00时使得通路接受input内容，01时使得通路接受RAM的读操作，10时使得通路向LED传递消息，11时无相关操作，可以向RAM进行写操作。\n\nA指示了对通路其他部件的写入操作，000时无操作，001时允许写入通用寄存器，010时允许写入LDDR1，011时允许写入LDDR2，100时允许写入IR寄存器，101时使得PC寄存器自增，110时允许写入AR。\n\nB指示了通路其他部件的读出操作，000时无操作，001时使得通路读取通用寄存器内容，101时读取ALU输出内容，110时读取PC寄存器内容。\n\n关于通用寄存器的读写将遵从IR寄存器的下4位，分别指示了来源寄存器和目的寄存器，支持r0，r1，r2。\n\nC指示了分支操作与其他，000时无操作，001时进入P(1)分支，进行1次IR寄存器的判断: 若高4位为0H，1H，2H，3H，4H，则跳转到当前指令、偏移1，2，3，4条指令进行执行，100时进行P(4)分支，将对外部所输入的key4,key3指示进行指令的偏移跳转与执行，101时使得通路读取AR寄存器，110时使得通路读取PC寄存器。\n\n最后6位uA指示了下一指令地址。\n\n三、实验步骤\n\n该微程序实现了算数运算和逻辑运算以及栈模拟。SUB指令实现了输入的数据和ram中固定位置的一个数的相减，NOT实现了取反运算，Make允许在指定的RAM地址上建立向高地址生长的栈。Push允许在指定的RAM地址上的栈的存储输入内容，同时使栈顶指针+1。Pop允许危险地在指定的RAM地址上的栈弹出内容，并使栈顶指针减1。\n\n\n\n图2  rom.mif\n\n\n\n图3 ram.mif\n\n\n\n图4 流程图\n\n四、实验要求\n\n1．实验之前应认真准备，写出实验步骤和具体设计内容；\n\n2．实验前应掌握所有控制信号的作用；\n\n3．掌握在QuartusII环境下，采用图形编辑方法的设计技术；\n\n4．掌握在微程序控制下机器指令的写入、读出、和程序执行方法；\n\n5．掌握LPM_RAM的配置方法，实现对机器指令输入；\n\n6．掌握微程序的设计方法，学会编写二进制微指令代码表。\n\n7．掌握对LPM_ROM的配置方法，实现微指令代码表的输入。\n\n8．通过液晶屏，观察各相关寄存器、ALU、DR1、PC、IR、AR、BUS等内容的变化情况，根据表6-2微程序控制流程，单步跟踪微程序的执行情况。通过INPUT（键2、键1）输入运算数据，跟踪程序的执行情况，并详细记录每条微指令执行后，相关单元输出数据的变化情况，依次执行机器指令，从而验证所设计的正确性。在完成基本验证实验后，根据这5条指令，自行设计程序、输入和调试，记录实验数据。\n\n       \n\n        在课程验收时展示了任意输入下、安全数值的SUB、NOT、MAKE、PUSH、POP。\n\n五、实验总结\n\n本实验让我从计算机的最底层开始设计指令，其中可用的资源很有限，与一般的语言编写十分不同，这次是直接通过指令的位来操作寄存器，每一个位都有关键的作用，容错率非常低，比如说在模拟栈运行的过程中，就会出现栈顶指针的操作不及时导致在错误的地址取数的情况。应该在程序设计阶段就考虑程序的严谨性，避免在指令编写阶段失误
最新发布
09-14
lpm_numwords => 256, -- 存储单元数量 lpm_outdata => "UNREGISTERED", lpm_address_control => "REGISTERED", lpm_file => "rom_data.mif" -- 存储数据文件 ) PORT MAP ( address => address_bus, q => data...
主存储器
qq_42146775的博客
08-18 6626
一丶存储器的分类和层次 半导体存储芯片： 片选器：用来选取芯片 有两种译码驱动方式： 线选法：一维排列，结构简单，适合容量不大的存储芯片 重合法：二维阵列，适合容量大 为什么线选法不适合大的呢？我们以9组存储芯片为例 由图可见第一种需要9条黄线，而第二种只需要6条,假设n为芯片组数，n越大，条数差距越大，所以线选法不适合大规模的 ...
【无标题】双口RAM的读操作
phfcguj的博客
09-20 291
利用位宽64位，深度为512的双口RAM来进行数据的读取，在数据的读取时，因为涉及到300个地址，而考虑到芯片逻辑的问题，不能一一列出所有的状态，因而利用五个状态来判断当前应当执行的操作以及要读取的数据
RAM读写实验
s375527511的博客
02-10 2469
实验任务 使用Altera RAM IP核生成一个单端口的RAM，然后对RAM进行读写操作，并通过Modelsim软件进行仿真及SignalTap软件进行在线调试。 RAM是什么 RAM（Random Access Memory），即随机存取存储器，它可以随时把数据写入任一指定地址的存储单元，也可以随时从任一指定地址中读出数据， 其读写速度是由时钟频率决定的。 RAM主要用来存放程序及程序执行过程中产生的中间数据、 运算结果等。 Cyclone IV器件具有嵌入式内存结构，以满足Altera C
关于ram的结构和读写过程
EVERSPIN的博客
12-09 1万+
ram也叫主存，是与CPU直接交换数据的内部存储器。它可以随时读写（刷新时除外）且速度很快，通常作为操作系统或其他正在运行中的程序的临时数据存储介质。ram工作时可以随时从任何一个指定的地址写入（存入）或读出（取出）信息。 ram在计算机和数字系统中用来暂时存储程序、数据和中间结果。随机存取存储器（ram）既可向指定单元存入信息又可从指定单元读出信息。任何ram中存储的信息在断电后均会丢失，所以ram是易失性存储器。本文主要介绍ram的结构和读写过程。 1.ram的结构它由三部分电路组成: 1)行、列地址
随机存取存储器之动态RAM
weixin_44915226的博客
03-05 2114
基本电路 电容Cg充电，表示1 电容Cg不充电，表示0 1.三管动态RAM 读操作 通过预充电信号，使T4打通 VDD通过T4给读数据线充电，读数据线高电平1 读选择线有效，T2导通 如果没有电容，则Cg为0，T1为0，读数据线保持高电平 保存0，读出1 如果Cg有电，那么T1导通，读数据由原来的高电平1，通过T2、T1(接地) 放电后，成为低电平0 保存1，读出0 读出与原存信息相反 写操作 写选择先导通，T3导通 如果写入1，则通过写数据线，再通过T3写入Cg。Cg是高电平。 如果写入0，则通过写数
机组存储系统
weixin_73376914的博客
01-14 806
程序执行，会不均匀访问主存，有些被频繁访问，有些很少被访问。
计算机组成原理实验--存储器读写与总线控制
不负韶话
05-21 9724
一、实验目的 1.掌握存储器的读/写周期； 2.掌握存储器容量的扩展方法； 3.掌握总线的概念及其特性； 4.掌握总线的传输控制特性。 二、实验设备 EL-JY-II型计算机组成原理实验系统一套，排线若干。 三、实验内容 1.利用Logisim软件模拟存储器的读/写周期； 2.利用Logisim软件实现存储器容量的扩展； 3.在EL-JY-II型实验仪上完成存储器数据的读写； 4.利用Logisim软件模拟总线的传输控制过程； 5.在EL-JY-II型实验仪上完成总线控制实验； 四、实验步骤 四、实验步骤
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值