中断简述中

最新推荐文章于 2024-01-09 19:21:22 发布

原创

最新推荐文章于 2024-01-09 19:21:22 发布 · 1.1k 阅读

1 ·

CC 4.0 BY-SA版权

本文以S3C44B0X为例介绍了ARM7处理器的中断系统，包括中断控制器、中断优先级产生模块和控制中断的寄存器。解释了IRQ与FIQ的区别、中断请求及屏蔽的处理，并阐述了中断优先级的硬件决定方式，强调了快速响应中断的重要性。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

由于2440的资料在这块讲的不是特别清晰，这里就以S3C44B0X为例，其具有30个中断源，包括一个看门狗定时器、6个定时器、6个UART、8个外部、4个DMA、2个RTC、1个ADC、1个IIC和一个SIO。其内置的中断控制器可以接收来自这30个中断源的请求，S3C44B0X是ARM7架构的为基础的，ARM7 TDMI有两种中断模式：FIQ和IRQ。

一、中断控制器

1、IRQ和FIQ的区别：

对于FIQ必须尽快处理这件事并离开这个模式；IRQ可以被FIQ中断，但IRQ不能中断FIQ；为了使FIQ更快，所以FIQ模式具有更多的私有寄存器，上篇可以看出2440的FIQ有8个备份寄存器。

2、CPSR的F位和I位

如果程序状态寄存器CPSR的F位被设置为1，处理器将不接受来自中断控制器的FIQ；如果CPSR的I位被设置为1，处理器将不接受来自中断控制器的IRQ。

3、中断请求寄存器INTPEND