英伟达把 CUDA-Q 推进容错层，开始研究怎么搭一台量子计算机

文丨浪味仙  排版丨浪味仙

行业动向：3600字丨8分钟阅读

当地时间 9 月 14 日，英伟达扩展开源量子计算平台 CUDA-Q，推出面向容错量子计算的 CUDA-Q Logical，目前已经通过 GitHub 开放。它要处理的问题很具体：一份算法怎样穿过量子纠错、物理硬件和经典控制，最终变成一台容错量子计算机能够执行的任务？

过去的量子编译主要围绕逻辑程序怎样适配具体量子硬件展开，CUDA-Q Logical 继续往容错层深入，把纠错码、物理资源、调度和实时经典控制拉进同一条编译链，英伟达将它设计成一套基于多层中间表示框架、能够适配不同容错架构的编译基础设施。CUDA-Q 已经提供从应用内核向不同后端逐步编译的路径，CUDA-Q Logical 把这条路径继续延伸到容错架构和量子纠错内部。

01

整机问题浮出水面

过去几年，量子计算行业把大量精力放在量子纠错上。更低的逻辑错误率、更高码率的 qLDPC、更快的解码器、更省资源的逻辑门，解决的都是机器能不能继续扩大的问题。机器规模继续往上走，一个组件单独表现出色，已经很难代表整机表现：纠错码可能节省物理量子比特，放进完整架构后却受制于通信；魔法态工厂（magic-state factory）理论吞吐很高，也可能被调度或经典反馈卡住。

今天的量子计算已经有大量专用工具，有人做算法编译，有人研究表面码，有人开发 qLDPC，有人负责晶格手术和逻辑门，也有人专门研究解码器和资源估算。一份算法可能先在一个工具里统计逻辑门，再送进另一个模型计算纠错开销，之后由研究人员补上魔法态工厂、芯片连接、物理调度和经典反馈。工具一多，前一环节用了什么假设，后一环节的数字建立在哪套模型上，很容易在转换中断掉。

英伟达指出，现有工具通常依赖人工组合和翻译，过程中可能丢失假设与来源信息，资源估算也会与实际编译产物分开。研究人员最后拿到“需要一千万物理量子比特”“运行五小时”这样的结果时，很难继续追问这部分成本到底来自算法、纠错码、资源供应、物理调度，还是经典反馈。同一个算法，只要底层架构选择不同，资源估算甚至可能出现几个数量级的差异。

CUDA-Q Logical 给这些选择建立了一条共同的工程主线，程序会逐步经过五个层级：P0 保留与设备无关的逻辑任务，P1 加入逻辑机器上的计算、存储和通信约束，P2 绑定具体纠错码和容错操作，P3 落到物理资源、时序、噪声和调度，P4 继续处理指令传输、经典解码和实时反馈。新的工程约束逐层加入，前面已经确定的语义、假设和来源仍然保留下来，用了什么纠错码，工厂怎么配，物理资源怎样分，控制条件是什么，都留在同一条编译记录里。

图源英伟达

02

算法不动，底层换掉

理解 CUDA-Q Logical，有一个很关键的原则：holding the application fixed，把应用固定住。说得更直白一点，程序先不改，只换下面的纠错码、架构和机器。

进入容错阶段，不同硬件之间的差异远不止原生门和连接方式，还包括纠错码、逻辑门实现、魔法态工厂、解码路径和控制方式，CUDA-Q Logical 希望尽量把这些差异留给编译系统处理。研究人员、软件开发者和 QPU 厂商可以提供自己的纠错码、容错操作、机器描述、调度器、解码器和控制实现，上层程序保持原样。

英伟达在研究中专门拿同一个逻辑程序做了四条量子纠错路径的编译实验，覆盖两种纠错码和两个不同提供方，源程序没有跟着底层方案一起修改。应用固定以后，底层变化造成的代价才更容易看清：多出来多少物理量子比特，运行时间为什么拉长，某条路径为什么更便宜，都可以继续追到纠错码、综合、资源供应、调度或控制选择。

这种比较也有严格前提，工作负载、评价指标和兼容假设需要保持一致，否则两组数字仍然不能直接横比。英伟达指出这项研究的价值，是让研究者在这些条件固定后，改变供应商提供的架构，再重新编译同一份工作负载，把结果差异追到纠错码选择、电路综合、资源供应、调度或控制。对硬件厂商来说，“我们的架构更省资源”以后可以少停留在模型声明上，更多交给同一份应用、同一条编译链去检验。

03

先把未来机器算清

CUDA-Q Logical 目前最现实的用途，是帮助研究人员和厂商设计、比较、估算和验证未来的容错量子计算机。当下它更像一套系统级研究工具，还没有进入真实大规模容错量子计算机的运行链。

资源估算是最直接的一类用途。容错量子计算论文经常会给出类似数字：某个算法需要几百万甚至几千万物理量子比特，需要运行几小时或者几天。真正决定结果的，却是物理错误率、纠错码距离、门时间、魔法态工厂、并行度和经典反馈等一整组条件。CUDA-Q Logical 希望把结果重新和这些条件绑在一起，研究也明确指出，资源估算本质上是某个工作负载、某套架构和既定假设下的条件分析，并非算法天然附带的固定数字。

RSA-2048 实验给出了一个直观例子。研究团队用 CUDA-Q Logical 重建 Gidney 和 Ekerå 提出的容错量子计算模型，在默认参数下得到约 5.046228 小时的运行时间和约 1925 万个物理量子比特，与独立重建模型吻合。在这组配置中，魔法态工厂增加到 28 条后，继续扩充已经无法明显压缩运行时间，限制因素转向经典反应时间和纠错码深度。再往上加工厂，只会增加物理量子比特，任务并不会跟着跑得更快。

图源英伟达

按照当前架构假设，这类分析可以继续追问机器需要多大，瓶颈可能卡在哪里，下一批资源应该加在哪一层。英伟达在发布信息中还披露了费米国家加速器实验室的一项早期使用案例：研究团队利用 CUDA-Q Logical 验证既有结果，并比较不同纠错方案和量子硬件下的物理量子比特、运行时间等资源需求。费米国家加速器实验室 CTO Anna Grassellino 表示，团队用三周时间探索了多种资源组合，而过去为这类工作搭建专用基础设施通常需要约五个月；英伟达将这一开发周期变化概括为 7 倍加速。注意，这是单个合作案例中的开发效率数据，不能直接外推为 CUDA-Q Logical 对所有容错架构研究都能带来同等收益。

另一类近期用途是验证新的纠错方案。QPU 厂商可以接入自己的纠错码、逻辑操作、魔法态工厂和物理约束，开发新量子纠错方案的团队也可以把纠错码和容错操作放进编译链，检查逻辑目标、接口和组合过程。ZSZ qLDPC 测试中，研究团队把外部构建的纠错码和图手术操作一路编译到可执行 Stim 电路。接入过程中，编译检查还在运行电路之前发现了两处问题，一处来自声明的逻辑目标，另一处来自验证器对 MPP 符号的处理。

同期，CUDA-Q 还引入了由桑迪亚国家实验室开发的 QUOPS，这是一套独立的跨平台基准，采用硬件无关的开放方法，用来衡量量子计算系统朝实用规模应用推进的程度，并跟踪容错量子计算机向共同目标发展的进展。QUOPS 目前已经可以通过 CUDA-Q 使用，其代码仓库也已对研究人员和厂商开放。

04

英伟达先抢软件层

容错量子计算开始需要整机软件，英伟达进入这一层也就有了更清楚的逻辑。

CUDA-Q Logical 把软件覆盖范围继续往纠错微码、物理调度和实时控制推进。P4 把实时经典控制正式放进了编译链。量子纠错会持续产生大量测量数据，这些数据需要送进经典系统解码，有些解码结果还会直接决定同一次计算后面的物理操作。英伟达研究明确指出，如果已解码的经典结果会影响后续操作，离线采样无法替代真实执行，相关数据必须及时到达解码器，纠正结果也要在依赖它的物理任务开始前返回。延迟、吞吐、传输和调度，也会进入整机性能的约束条件。

未来容错量子计算机极有可能是一套高度异构的系统，QPU 旁边需要规模可观的经典计算、互连、解码和控制基础设施。英伟达的研究没有把这些 P4 任务直接绑定到 NVIDIA GPU，但已经设想未来实时运行时可以用持续运行的 CPU、GPU 或服务型解码器替换本地解码绑定。CUDA-Q Logical 预留的经典计算位置并不局限于今天的离线模拟，未来还可以继续向实时控制延伸。

超导、离子阱、中性原子、光量子计算仍在并行推进，纠错层内部也存在表面码、高码率 qLDPC 等不同方案：对 QPU 厂商来说，路线分裂意味着技术风险；对软件平台来说，路线越多，跨架构接口的价值越高。英伟达没有必要提前押中哪一种量子比特，它更希望无论最后留下哪种机器，都有机会接进 CUDA-Q。QPU 厂商继续发展自己的量子比特、纠错码和控制方式，英伟达争的是上面那层跨架构的软件位置。

这个位置能不能真正站住，还取决于 QPU 厂商接入、软件接口的行业接受度，以及它能否走进真实控制系统。CUDA-Q Logical 目前已经开放可用，但核心验证主要依靠代数检查、编译验证、模拟和采样，没有真实容错硬件执行，也没有建立电路距离、阈值或物理容错能力。部分测试还使用全连接验证目标，真实机器中的路由、移动、连接性和时延仍没有被纳入。

未来哪一种量子比特、哪一种纠错码会留下来，现在没人知道。无论最后是哪种机器，都要有人把算法、纠错、物理资源和经典控制串起来。

英伟达现在争的，就是这一层。

Reference：

https://research.nvidia.com/publication/2026-09_cuda-q-logical-retargetable-compilation-fault-tolerant-quantum-computing

「END」