[计算机组成原理] 并行交叉存储器默认考虑流水线充分流动，启动延迟为 m 分之一存取周期

「已注销」 「已注销」 博客等级 墨衍会员 · AI 创作全网分发 墨衍智能分发 本文由作者通过墨衍一键同步至各平台 1分发平台 600+累计阅读 613平均单平台 已同步平台 优快云 微信公众号 微博 知乎 掘金 百家号 博客园 抖音 小红书 你的文章也可以这样分发 墨衍会员 ¥399起/年，写一次发全网 我也要 码龄7年
关注
原创 最新推荐文章于 2026-04-04 14:06:38 发布 613 阅读 AI 写同款· GEO 优化 ›
多体并行：高位/低位交叉编址 以实际数据为例，这样比较容易理解，比如说某个存储体的有2个存储芯片，每个芯片的存储周期为100ns,如果你去读数据，如果你的数据按照这种放置方法，先放第一个芯片，放满后再放第2个芯片（顺序方式）。那么你读数据的过程就是这样： 读0位置数据，等100ns，读1位置数据，等100ns读2位置数据。很容易理解。 但如果你换个方式来放，比如说我0位置是1号芯片起始，1位置是2号芯片起始位置，2 阅读详情

并行交叉存储器默认考虑流水线充分流动，启动延迟为 m 分之一存取周期

例如下图第二题
第一问的答案是 4*32 位

在这里插入图片描述

要让答案为 4*32 位，启动延迟只能是四分之一存取周期
但是这道题目没有给出启动延迟，万一启动延迟等于存取周期呢？那样答案就是 32 位了
只能说，他是默认了

思考思路在一道选择题的解析里写得清楚：

在这里插入图片描述

收录于
408

当前文章被收录于：

408
26 篇文章 60 人学习

计算机考研相关

订阅专栏 查看详情
标签
#计算机组成原理 #408 #交叉存储
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
408计算机组成原理知识点常考点总结 计组：机器语言是计算机唯一可以直接识别和执行的语言。汇编语言：助记符高级语言经过编译程序编译成汇编语言，再经过汇编操作得到机器语言海明码：n位有效位，k位校验位，满足n+k≤2^k-1，，检测两位错需要再增加一位校验位(k+1位) 数据存储的小端方式，大端方式：小端方式先存储低位字节，后高位。大端方式进行数据存储符合人类的正常思维。边界对齐方式：不按照边界对齐方式存储，一个字的数据可能在两个存储字中，此时需要两次访存。其中，char的对齐值为1，short为2，int为4字节。struct结构体的成员满足. 阅读详情

相关推荐

并行存储器知识总结

并行存储器知识总结 并行存储器知识总结 存储优化途径 并行存储器 并行访问存储器 交叉访问存储器 高位交叉 低位交叉 分时启动 并行无冲突访问存储器 一维数组的无冲突访问存储器 二维数组的无冲突访问存储器之一 二维数组的无冲突访问存储器之二 参考文献 CPU与存储之间的速度常常是不匹配的，数据存取常常成为计算瓶颈。解决这个问题一方面可以通过提高速度来解决，另一个方...

ZhidongMiao 1万+

计算机组成原理学习笔记第4章 4.6——多体交叉存储器

计算机组成原理学习笔记第4章 4.6——多体交叉存储器

Code_流苏：在代码中寻诗意，在实践中觅真知 1万+

国央企创新负责人如何通过平台实现科研成果的快速识别与转化？.docx

科易网基于AI模型+行业大数据，在技术转移、成果转化、技术经纪、知识产权、产业创新、科技招商等垂直领域的多样化应用场景，推出科技创新领域的AI+工具与数智化解决方案，推动科技创新与产业创新智能化发展。

【并行存储器】

CPU 和主存储器之间在速度上是不匹配的，这种情况成为限制高速计算机设计的主要问题。为了提高 CPU和主存之间的数据交换速率，可以在不同层次采用不同的技术加速储器访问速度: ①芯片技术 提高单个芯片的访问速度。可以选用更高速的半导体器件，或者改善存储芯片内部结构和对外接口方式。例如，前述的突发传输技术、同步 DRAM技术和CDRAM技术等。 ☞总结：以增加各种加缓冲达到目的 ②结构技术 为了解决存储器与 CPU 速度不匹配问题，需要改进存储器与 CPU 之间的连接方式，加速CPU和存储器之间的有效传

m0_68323565的博客 767

Qt5.12.12安卓开发环境搭建：Windows下避开SDK版本坑的保姆级教程

本文提供Qt5.12.12在Windows下搭建Android开发环境的详细教程，重点解决SDK版本兼容性问题，特别是cmdline-tools与JDK8的匹配陷阱。通过精准选择组件版本、手动配置路径和修复常见错误，帮助开发者高效完成环境配置，适用于Qt跨平台移动开发。

weixin_33737774的博客 542

JSAPI微信支付(小程序)V3版本JAVA代码实战源码

1.1、商户通过JSAPI/小程序下单接口获取到发起支付的必要参数prepay_id后，再通过微信小程序调起微信支付收银台JSAPI/小程序下单_JSAPI支付|微信支付商户文档中心1.3、微信H5发起类似，结合文档，细微调整，前端返回类似，参考文档修改为微信内置浏览器调起支付即可。

java web 705

一篇文章彻底搞懂交叉访问存储器

我们知道，CPU速度快，主存慢，两者速度上的差距导致CPU需要等待主存，为此我们需要提高主存的速度。而交叉访问存储器是其中一个改善主存速度的方法，也是最常见的一种方法。下面将 会按照个人的理解详细讲解交叉访问存储器的原理。交叉访问存储器采用的是并行结构技术，交叉访问存储器中有多个容量相同的存储模块（也叫做存储体），而各个存储模块具有独立的地址寄存器（MAR）、读写电路和数据寄存器（MDR），这就是多体系统。各个存储体既能并行工作，又能交叉工作。

qq_66111767的博客 1万+

Rockchip RK3568实战：手把手教你调试I2S音频驱动（附ALSA设备树配置详解）

本文提供Rockchip RK3568平台I2S音频驱动的实战调试指南。详细解析了从硬件连接到软件配置的全过程，重点涵盖ALSA驱动框架下的设备树配置、时钟计算、DMA参数设置以及常见问题（如无声、爆音）的排查与解决方法，帮助开发者快速定位并解决音频驱动难题。

weixin_28358083的博客 496

指令流水线与存储器低位交叉编址流水线

runmeat的博客 1756

被Cloudflare 5秒盾虐了半个月，终用Python破局：UA+TLS指纹伪装实战，拦截率从42%干到3%

其实5秒盾不难破，难的是摸透它的检测逻辑——它不是“一刀切”地拦截爬虫，而是通过“多维度指纹校验”，判断你是不是“真实用户”。表层：UA和HTTP头要完整、匹配；中层：TLS指纹要和真实浏览器一致（核心）；深层：行为要符合人类习惯（请求间隔、JS执行）。这套方案不仅适用于Cloudflare 5秒盾，很多基于指纹检测的反爬系统（如Akamai、Imperva）也适用。2025年的爬虫，早已不是“能爬就行”，而是“爬得稳、不被封”——指纹伪装就是实现这一点的关键。

专注于Python爬虫开发，分享爬虫技巧、项目实战与反爬经验，使用Scrapy、BeautifulSoup等工具，解决数据抓取难题。 1849

RT-DETR-R18 上下文信息融合：引入全局特征提升遮挡目标检测

"""轻量化全局特征提取器（2层Transformer编码器）"""# 特征投影层（将多尺度特征统一维度）# 轻量化Transformer编码器（分组卷积优化）# 全局特征池化（输出 [bs, hidden_dim]）# local_features: 多尺度特征列表 [C3, C4, C5]，各 [bs, c, h, w]# 统一投影至 hidden_dim 并展平为序列# Transformer编码全局上下文# 全局池化得到全局向量。

走向CTO的路上... 495

【计组学习小结】低位交叉编址时存储体内的流水线流程

低位交叉编址——用于存储器带宽/访问速度的提高 结构：与高位交叉编址存储器结构相同 特点 多个体轮流编址 高位表示存储体体内地址，低位表示存储体体号 采用轮流的方式对地址进行编码，横向存储代码数据 低位交叉编址示意图 工作过程：在不改变存取周期的情况下，增加存储器带宽 以流水的方式访问不同的存储体，可以在一个存取周期内访问四个模块 类似总线中的分离式通讯，申...

runmeat的博客 7160

基于点云数据的统计滤波算法改进

随着三维视觉和点云处理技术的发展，点云数据在机器人、自动驾驶、增强现实等领域得到了广泛应用。而点云数据中常常包含着各种噪声和异常点，这些噪声和异常点会影响后续的数据处理和分析任务。因此，对点云数据进行滤波处理是必不可少的一步。在点云滤波算法中，统计滤波（Statistical Filtering）是一种常见且有效的方法。它通过对点云数据进行统计分析，将噪声和异常点剔除或修复，从而得到更为准确和可靠的点云数据。本文将介绍一种改进的统计滤波算法，并提供相应的源代码实现。

QfcaLinux的博客 292

【系统结构】并行存储器、多体交叉访问存储器和无冲突访问存储器

【计算机系统结构】并行存储器、多体交叉访问存储器和无冲突访问存储器

weixin_51712663的博客 4282

CAPL未来发展方向展望

通过本文的学习，读者应该对CAPL的未来发展方向有了初步的了解。随着汽车电子系统的不断发展，CAPL也在不断演进，以支持更多的技术和应用场景。希望读者能够通过不断的学习和实践，掌握更多的CAPL技巧，提高自己的开发能力。

闲人编程的博客 1183

Hermes Agent 对阵 OpenClaw：自我改进的 AI 队友

但在 2026 年 2 月，Nous Research 发布了 Hermes Agent，它带来了不同的愿景：一个不仅能够运行，还能学习的代理。在完成复杂的多步骤任务后，它会分析自己的操作并创建一个可复用的技能。对于已在使用 OpenClaw 的澳大利亚企业而言，这意味着您可以试用 Hermes Agent，而无需丢失数月的配置和自定义成果。最重要的区别在于理念：OpenClaw 是一个需要配置的工具，而 Hermes Agent 则是一个会学习的队友。OpenClaw 的技能是静态的。

xiaoshun007的专栏 1571

【计组】懂了，时钟周期、机器周期、指令周期、总线周期、存储周期。

** 【计组】懂了！时钟周期、机器周期、指令周期、总线周期、存储周期 时钟周期：计算机中最小的时间单位，等于cpu主频的倒数。一个时钟周期内，cpu仅完成一个最基本的动作。 机器周期（cpu周期）：计算机中为了方便管理，常把一条指令 的执行过程划分为若干个阶段（如取指、间址、执行、中断等） 每一阶段完成一个基本操作。注意：每一个基本操作都是由若干CPU最基本的动作组成。这个基本操作所需要的时间称为机器周期，则机器周期由若干个时钟周期组成。 指令周期：从取指开始到执行完成该指令所需要的全部时间。指令周期包

weixin_44821382的博客 2万+

VB摄像头监控

该VB模块可对摄像头捕获的画面进行录像等，可在创建的窗口进行控制

存储周期和总线传输周期

对于存储周期而言，内存中有多个存储模块，由于CPU的速度会高于内存的速度（可以理解成工作的频率不一样）,CPU想拿数据了但是存储模块没有准备好 所以需要低位交叉编址，采用流水的方式拿数据。注意 ：CPU的速度中CPU频率和总线时钟频率要区别开来，CPU频率是cpu工作一次的时间，一条指令可能会需CPU工作多次（CPI的意义），而CPU存取一次数据需要一次总线周期，总线周期又称为总线的传输周期，包括申请阶段，寻址阶段，传输阶段和结束阶段，一般来说，总线周期是由多个总线时钟周期构成的。

Ryan_Garr的博客 6892

汉书HE8，好用的汇编代码编写工具

汉书HE8，好用的汇编代码编写工具早期编写汇编代码所用功能强大

RU DOS版、EFI版32bit/64bit BIOS常用工具

DOS版、EFI版的RU工具，可用来查看IO、MEM、PCI、SMBIOS等资源。亲测在EFI SHELL下可用。

并行存储器和Cache_计算机组成原理笔记

1.并行存储器包括双端口存储器和多模块交叉存储器 多模块组织方式又分为顺序方式和交叉方式 即可以同时取M0，M1，M2,M3中各一个 但不可以取同一个模块内的两个 如 不可以同时取000 00 和0001 00 对于交叉方式来说，虽然在一个存取周期内可以连续访问4个模块，但，访问每个模块之间需要间隔一个总线周期 例： 例2： Answer:D 2. Cache的基本原理 主存当中要被访问的数据提前送到cache中 CP...

weixin_45951642的博客 1826

计算机组成原理-存储器-高位交叉

为什么高位多体交叉存储器不能满足局部性原理? 由于高位多体交叉存储器在一个存储体内地址连续，所以一个程序的指令极大可能只分布在一个存储体上，这样的只能顺序读取，而无法充分利用并行存取。 即一次并行取出来的指令或数据不在一个程序的局部上，跨度很大，可能是在一个程序的首尾，或不同的程序，也就不再满足局部性原理。 三种不同类型的局部性: 1、时间局部性（Temporal Locality）：如果一个信息项正在被访问，那么在近期它很可能还会被再次访问。程序循环、堆栈等是产生时间局部性的原因。 2、空间局部性（Sp

m0_52861522的博客 2263

计算机组成原理——存储器

试题 1 正确 得分 2.00/2.00 分 未标记标记试题 试题正文试题 2 正确 得分 2.00/2.00 分 未标记标记试题 试题正文试题 3 正确 得分 2.00/2.00 分 未标记标记试题 试题正文试题 4 正确 得分 2.00/2.00 分 未标记标记试题 试题正文试题 5 正确 得分 2.00/2.00 分 未标记标记试题 试题正文试题 6 完成 满分8.00 未标记标记试题 试题正文试题 7 正确 得分 2.00/2.00 分 未标记标记试题 试题正文试题 8 正确 得分 2.00/2.0

weixin_51673920的博客 4317

计算机组成原理：存储系统

一、概述 存储器是信息存放的载体，是计算机系统的重要组成部分。 存储器的要求是容量大、速度快、成本低。目前的计算机系统中采用多级存储器体系结构。 层次间应满足的原则： 一致性原则 包含性原则 存储器的分类：按在计算机系统中的作用可分为： 主存储器 辅助存储器 高速缓冲存储器(Cache) 控制存储器 性能指标： 存取时间 存取周期 存取宽度 存储容量 二、主存储器 1.主存储器基本结构...

AlexTu的博客 4091

计算机组成原理（三）存储系统

文章目录存储器概述存储器分类存储器性能指标存储器的层次结构多级存储器结构三层存储系统层次结构半导体存储器随机存储器 RAM只读存储器 ROM主存储器主存与CPU的连接提高主存容量的措施提高访存速度的措施CacheCache行和内存块的映射方式Cache中主存块的替换算法Cache写策略一点问题易混淆的一些概念Cache做在CPU芯片内的好处？一点探究指令Cache与数据Cache 存储器概述 存储器分类 根据作用层次 寄存器：锁存器或触发器 Cache：SRAM 主存：DRAM 辅存 根据存储介质

https://github.com/ZichengCao 2918

多模块交叉存储器问题及例题分析

一个由若干个模块组成的主存储器是线性编址的，而在各个模块中的这些地址的安排有两个方式：一是顺序安排，一是交叉安排。 为了方便理解，设存储器容量为32字，分成M0，M1，M2，M3四个模块，每个模块存储8个字。 顺序方式 交叉方式 顺序方式 访问地址按顺序分配给一个模块后，接着又按顺序为下一个模块分配访问地址。在某个模块进行存取时，其他模块不工作；当某个模块出现故障时，其他模块照常工作；但模块的...

WYMei_529 1万+

交叉存储器能向CPU提供的二位制信息

1.某一RAM芯片，其容量为512 X 8位，除了电源和接地端外，该芯片引出线的最少数目是多少？ 答：512=2^8.有8个地址线。 8位有8个数据线。最少一根片选线和一根读写线。一共至少19根。 2.一个四体并行低位交叉存储器，每个模块的容量为64K X 32位，存取周期为200ns，在下列说法中哪个是正确的？ A.在200ns内，存储器能向CPU提供256位二进制信息； B.在200ns内，存储器能向CPU提供128位二进制信息； C.在50ns内，每个模块能向CPU提供32位二进制信息. 选B

sujia555liang的博客 2466

【计算机组成原理】时钟周期、机器周期、指令周期、总线周期、存储周期。

转载

weixin_45827203的博客 2万+
上一篇： [Matlab] Simulink 自定义函数中的矩阵乘法工作不正常时可以使用模块库中的矩阵乘法模块代替
下一篇： [计算机组成原理] Cache 行长一般指 Cache 行中的数据部分的长度，Cache 容量一般指 Cache 数据部分的容量
点赞 0
评论 0
书签 书签 2
「已注销」
「已注销」
博客等级 码龄7年 156粉丝 192原创
+ 关注 专栏目录 订阅专栏
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值