超级会员免费看
本文介绍了Verilator作为Verilog和SystemVerilog代码检查器的使用，强调了在硬件设计中进行静态分析的重要性。内容包括Verilator的安装、linting的使用、实例分析、处理宽度警告、处理黑盒和空模块、以及通过创建避免检测文件消除链接警告的方法。此外，还讨论了如何通过shell脚本自动化linting过程。
Verilog/SV代码检查器-Lint 建模规则检查器与 Verilator
绪论
硬件设计是无情的，因此使用可以获得的任何错误的软件都是值得的。
在进行综合之前，简单的检查自己代码的一些潜在问题，有助于减少后续调整的时间。
Verilator是一个 Verilog 仿真器和 C++ 编译器，它还支持 linting：静态分析设计问题（代码校验工具）。Verilator 不仅可以发现综合工具可能忽略的问题，而且运行速度也很快。Verilator 也非常适合使用 SDL(https://projectf.io/posts/verilog-sim-verilator-sdl/) 进行图形仿真。
安装Verilator
Verilator 在大多数 Linux 发行版存储库中都可用，并将在Windows Subsystem for Linux上运行。
对于
订阅专栏 解锁全文
扫一扫
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
