LimeSDR官方系列教程（二）：LMS7002M RX和I/Q

原创最新推荐文章于 2026-10-12 12:17:16 发布 3.9k 阅读 AI写同款

收录于

LimeSDR

无线通信实验室

码龄11年墨衍会员 · AI 创作全网分发

2705粉丝77篇原创

关注

LimeSDR官方系列教程（一）：LimeSDR简介本文内容、开发板及配件仅限用于学校或科研院所开展科研实验! 阅读详情

AI摘要

本文深入介绍了LimeSDR-USB中LMS7002MFPRF收发器的工作原理，包括射频输入、混频器、TIA、增益级、ADC转换等内容，并探讨了工作频率对电路的影响以及天线阻抗不匹配带来的问题。

本文内容、开发板及配件仅限用于学校或科研院所开展科研实验!

温馨提示：“开源SDR实验室”是北京的。

本文对于那些想了解LimeSDR-USB中LMS7002M FPRF收发器、Lime Suite和相关API的用户来说是非常有用的。

一、简介

在本文中，我们将介绍LMS7002M和RF I/O，这也是LimeSDR中极具技术含量的地方。在我们深入研究LMS7002M的内部是如何工作之前，我们需要再次了解一下设备的输入和输出并考虑它们之间的区别。我们首先从原理图开始分析。为简单起见，我们仅考虑单个RF的工作状态（Lime/LMS7002M中有两个相同的工作状态，即TX1_2和TX2_2相同）。

如果您不熟悉原理图，或者说你对原理图有所了解但是不熟悉RF电路部分，则RF电路可能会令人望而却步，这是因为RF电路部分使用的分立元件并不多。但是，使用一些专业知识并以不同于常规的方式分析它们，就很容易理解发生了什么。在分析该部分电路，要考虑工作频率对电路的影响。

二、工作频率对电路的影响

我们首先列出两个公式：

交流电路bai的感抗表示电感对正弦du电流变化的反抗作用。在纯电感交流电zhi路中，电压有效dao值与电流有效值的比值称为感抗。用符号XL表示，单位为Ω，即： XL＝U/I＝ωL＝2πfL 上式表明，感抗的大小与交流电的频率f及线圈的电感L有关。当频率一定时，感抗与电感成正比；当电感一定时，感抗与频率成正比。

这两个公式描述了由于频率引起的容抗和感抗，感抗随着频率的增加而增加,容抗随着频率的增加而减小其次，所以容抗和感抗在电路中是无法避免的。其中还包括电缆、PCB走线甚至一小部分接合线，电路中的这些部门都存在一定的寄生效应（寄生效应只能通过优化线路，尽量使用管脚短的SMT元器件来减少其影响，要完全消除是不可能的），该效应是设计超宽频率输入级电路的一个制约点。

三、天线阻抗不匹配带来的反射

天线阻抗与发射机阻抗不匹配时，则会反射一部分波形。反射现象会发生在一种称为“边界条件”的事物上，这个边界条件就是我们的阻抗不匹配的地方，即发射端口与天线的连接处。反射量取决于不匹配程度，可以通过反射系数方程式求出。

低功率或低频率发射情况下对通信系统的影响不大，但是高功率、高频率下对阻抗匹配的要求就比较高了，天线阻抗与发射机阻抗的不匹配会增加反射功率，反射量多了实际发射功率就变小了，甚至不能满足发射要求。另外，严重的失配会导致电压驻波比、回波损耗等参数不能满足发射机正常工作的要求，而且会使得大量能量被反射回发射机以导致机器烧毁甚至爆炸。所以在使用LimeSDR过程中，不同的工作频率要使用与之适配的天线，更不可以不使用天线进行发射实验，这样会导致设备的损坏。

四、一点知识会大有帮助

MOSFET（金属-氧化物半导体场效应晶体管）和SKY13323 IC的使用是TX1_2和RX1_H电路部分一个非常明显的区别。 RF环回（RF loopback）电路由开关（SKY13323 0.1-3GHz SPDT开关）控制，而MOSFET（BF1105R）为环回级提供额外的并联/衰减。

如果我们忽略此环回，不难分析出三个输入阶段几乎相同；查看RX1_L和RX1_W的电路部分，只是使用电路元件的参数有所差异； RX1_H的电路部分几乎跟RX1_L和RX1_W的电路部分相同，但是使用了非中心抽头的巴伦器件（因此我们可以施加偏置），并降低了电感（显示为电容器MN22）。简单来说，这些巴伦（T1-T5）将信号从单端转换为互补差分。出于理解目的我们可以忽略他，因为这些巴伦器件对信号不会产生太大影响。

现在我们重点看以下内容：

电路中对输入/输出信号通过了带通滤波器；

阻抗随频率的变化而变化。

在较低的频率下，通过差分对以后电感器MN18/26有较低的阻抗，并且随着频率的增加而下降，电容器MN17/19/20的使用将变得更加重要。阻抗匹配的最终结果将改变，电路中将获得更多的反射能量，当我们从电路的“峰值”点移开时，会导致性能下降。高频输入的情况完全相同，但是输入值（MN21/24）很小（2pf），其中寄生电感和电容将主导输入频带的上限，而其下限将受到微小电容的限制，使得有更高的频率峰值带宽。

LimeSDR中的MN18或MN26能够消除较低频率产生的电感效应（类似地，参数较小的电感也能够实现）。附带说明一下，原理图上的数字是电路中使用的“峰值”值。

五、LMS7002M FPRF

在上一篇文章中，我们将这种IC芯片描述为FPGA analogue。但是，该IC芯片没有像FPGA一样的门阵列。它是一种RF IC，可以实时设置为100kHz至3.8GHz范围内的任何频率。此类器件被称为FPRF（现场可编程RF IC），它具有高度的可配置性，因此具有FPGA的许多优点。

上图显示了LMS7002的框图，从中我们可以看到里面有很多模块。那么，所有这些模块都有什么用呢？

1、射频输入（主要LNA）

主板上有3个输入，我们应该根据工作的频率范围选择其中最适合的一个。LNA（低噪声放大器）类似于RF输入级，它们针对特定频段使得输入的信号达到最优。

低噪放是一类特殊的电子放大器，主要用于通讯系统中将接收自天线的信号放大，以便于后级的电子设备处理。由于来自天线的信号一般都非常微弱，低噪音放大器一般情况下均位于非常靠近天线的部位，以减小信号通过传输线的损耗。由于低噪音放大器位于整个接收机紧邻天线的最先一级，它的特性直接影响着整个接收机接受信号的质量。为了确保天线接收的信号能够在接收机的最后一级被正确的恢复，一个好的低噪音放大器需要在放大信号的同时产生尽可能低的噪音以及失真。这两个参数通常使用噪声系数和三阶输入截止点来表征。

输入和输出端的阻抗匹配和噪声匹配是实现高增益和低噪声的关键。现代的低噪音放大器不仅要在一个窄带范围内实现阻抗匹配，新的应用（如超宽带技术）的出现也要求其能够在非常宽的频率范围内（典型的频带宽度为3.1-10.6 GHz）实现阻抗匹配和噪音匹配。【摘自：百度百科，https://baike.baidu.com/item/%E4%BD%8E%E5%99%AA%E9%9F%B3%E6%94%BE%E5%A4%A7%E5%99%A8/770193?fr=aladdin】

2、射频混频器

在接收过程中的的下一阶段，信号与RXPLL混合以提供基带（下变频）信号。RXPLL通过低相位噪声合成器从系统时钟合成。在Lime Suite中，可通过SXR（RX合成器）选项卡配置RXPLL设置。合成RXPLL所需的时钟在CLKGEN选项卡中（数字时钟生成）。这就是为什么需要同时设置两者的原因（我们需要通过PLL产生一个时钟，以允许我们进行下变频）。我们很容易忽略这一步骤，但这是使LMS7002M执行其各种功能的重要一步。

3、RXTIA

现在我们的信号已经降频到基带信号了，到这里还有第二个LNA/TIA（跨阻放大器）。该LNA/TIA具有多种用途：

（1）基带信号的主要低通滤波器

（2）提供一些DC偏移以防止信号饱和，从而保持ADC动态范围

（3）最后，一个可配置的增益，在滤波之前调节信号使用

信号通过RXTIA后，将被传输到低频带或高频带可配置滤波器（RXLPFL或RXLPH）。这些设置位于Lime Suite的RFE选项卡中。

4、最终增益级（RXPGA）和ADC

有一个最终的LNA，称为RXPGA。您可能想知道为什么我们需要这一级。答案很简单，但是我们需要稍微了解一下ADC(D/A转换器、数模转换器)。ADC是把数字量转变成模拟的器件。D/A转换器基本上由4个部分组成，即权电阻网络、运算放大器、基准电源和模拟开关。模数转换器中一般都要用到数模转换器，模数转换器即A/D转换器，简称ADC，它是把连续的模拟信号转变为离散的数字信号的器件。 D/A转换器的主要特性指标包括以下几方面：

（1）分辨率

指最小输出电压(对应的输入数字量只有最低有效位为“1”)与最大输出电压(对应的输入数字量所有有效位全为“1”)之比。如N位D/A转换器，其分辨率为1/(2^N-1)。在实际使用中，表示分辨率大小的方法也用输入数字量的位数来表示。

（2）线性度

用非线性误差的大小表示D/A转换的线性度。并且把理想的输入输出特性的偏差与满刻度输出之比的百分数定义为非线性误差。

（3）转换精度

D/A转换器的转换精度与D/A转换器的集成芯片的结构和接口电路配置有关。如果不考虑其他D/A转换误差时，D/A的转换精度就是分辨率的大小，因此要获得高精度的D/A转换结果，首先要保证选择有足够分辨率的D/A转换器。同时D/A转换精度还与外接电路的配置有关，当外部电路器件或电源误差较大时，会造成较大的D/A转换误差，当这些误差超过一定程度时，D/A转换就产生错误。在D/A转换过程中，影响转换精度的主要因素有失调误差、增益误差、非线性误差和微分非线性误差。

（4）转换速度

转换速度一般由建立时间决定。从输入由全0突变为全1时开始，到输出电压稳定在FSR±½LSB范围（或以FSR±x%FSR指明范围）内为止，这段时间称为建立时间，它是DAC的最大响应时间，所以用它衡量转换速度的快慢。

任何ADC都将具有一定数量的位——这一步是量化，既量化水平将为2^ADC bit。为了简单起见，如果我们是在0V到1V之间波动，则量化水平为2位则可以给出4个ADC电平（00 = 0V 01 = 0.33V 10 = 0.66V 11 = 1V）。如果我们的信号仅在0-0.33V范围内摆动，那么我们只使用1位有效ADC就可以了，而不会使用2位。RXPGA在这里解决了这个问题，并使信号恰好符合ADC的参数。这些控件在Lime Suite的RBB部分中。