【Verilog】取变量部分位的方法

最新推荐文章于 2024-07-12 16:40:15 发布
最新推荐文章于 2024-07-12 16:40:15 发布
阅读量8.7k 收藏 30
点赞数 6
分类专栏： Verilog 文章标签： verilog
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/NoxUni/article/details/120362907
版权

ii是变量，取部分位时，冒号前后不能都出现变量，否则会报错 range must be bounded by constant expresssions
在这里插入图片描述
上述代码应改成
在这里插入图片描述
即，不能写成 [n+7:n]，应写成 [n +: 8]，表示从第n位开始，往上取8位。

如果是在generate-for中取位，可以使用由genvar声明的循环变量进行取位，冒号前后都有循环变量也可以。
在这里插入图片描述

【Verilog基础】Verilog语法之位选择运算符 “+:“ 和 “-:“
悟已往之不谏 知来者之可追
01-06 2760
【Verilog基础】Verilog语法之位选择运算符 “+:“ 和 “-:“
基于verilog HDL编写的分别显示个位和十位的十二进制加法计数器
12-06
基于verilog HDL编写的分别显示个位和十位的十二进制加法计数器，压缩包里有vwf时序波形和最简单的testbench测试代码
verilog向量位的选择
07-27 1万+
这里写自定义目录标题欢迎使用Markdown编辑器新的改变功能快捷键合理的创建标题，有助于目录的生成如何改变文本的样式插入链接与图片如何插入一段漂亮的代码片生成一个适合你的列表创建一个表格设定内容居中、居左、居右SmartyPants创建一个自定义列表如何创建一个注脚注释也是必不可少的KaTeX数学公式新的甘特图功能，丰富你的文章UML 图表FLowchart流程图导出与导入导出导入 欢迎使用Markdown编辑器 你好！ 这是你第一次使用 Markdown编辑器 所展示的欢迎页。如果你想学习如何使用Mar
verilog中数组的部分选择
借问众神明的博客
03-30 4868
在HDLbits中看见如下一道题： 创建一个 4 位宽、256 对 1 的多路复用器。 256 个 4 位输入全部打包成一个 1024 位输入向量。 sel=0 应该选择[3:0] 中的位，sel=1 选择[7:4] 中的位，sel=2 选择[11:8] 中的位等。 解题代码如下： module top( input [1023:0] in, input [7:0] sel, output [3:0] out); assign out = in[sel*4 + 3 : sel*4 + 0]; endmod
【转】Verilog-2001新增特性
weixin_34082695的博客
04-17 392
转自http://blog.ednchina.com/chactor/190233/message.aspx 下面对Verilog-2001新增特性进行详细说明，部分说明用实例进行解析。 l generate语句 Verilog-2001添加了generate循环，允许产生module和primitive的多个实例化，同时也可以产生多个variable，net，task，function...
Verilog基础：操作数的位选(bit-select)和域选(part select)
前进，才知道自己的渺小
07-12 2053
Verilog基础：操作数的位选(bit-select)和域选(part select)
verilog基础语法（可综合部分）第一讲 变量类型
m0_47638706的博客
06-01 1597
从RTL的角度来理解什么是reg wire 以及=和
在modesim中显示状态机变量参数名的两种方法及比较
08-04
本文将详细介绍如何在Modelsim中显示状态机变量的参数名，针对VHDL和Verilog两种语言提供两种不同的实现方法，并进行比较。 首先，对于VHDL，Modelsim提供了直接的支持。在VHDL的状态机设计中，当使用枚举类型的...
verilog 两位数取个位和十位
12-28
### 如何在 Verilog 中分离两位数字的个位和十位 为了实现在 Verilog 中分离两位数字的个位和十位，可以采用二进制编码表示每一位上的数值。对于一个两位的十进制数 `num`，其范围为 0 到 99，在 Verilog 中通常会...
verilog如何取数据任意位
最新发布
03-14
在Verilog中，你可以通过使用**位选择 (bit-select)** 和 **切片操作 (part-select)** 来获取数据的任意一位或多 bits 的值。 ### 1. **单比特访问** 如果你需要从一个向量变量中提取某一位的数据，可以使用方括号 ...
verilog实现利用按钮控制个位，十位，百位，千位的累加
05-26
verilog实现通过四个按钮控制四个数码管，实现个位，十位，百位，千位的累加
Verilog动态数码管显示十进制
04-22
Verilog 二进制转换十进制动态数码管显示，如8个SW开关输入7FH，四个数码管依次显示127。
verilog8位寄存器
04-20
verilog初学者设计8位寄存器，提供verilog源代码，里面不含仿真文件。
verilogHDL（三）
ghjk014的专栏
10-12 496
位选择与部分选择 从向量中抽取特定的位： reg [7:0] State; State[1] wire [7:0] Data; Data[1] 从向量中抽取若干位： reg [7:0] State; State[6：3] wire [7:0] Data; Data[5:2] 声明net类型时的可选项，缺省值scalared net； 如果对某个net类型声明了vectore
verilog取某个信号的上升沿或下降沿信号
chenajiao
10-10 3128
取一个信号的上升沿或下降沿信号，可以通过将信号delay后，然后将原信号和delay信号，通过不同的与非操作，获取上升沿信号或下降沿信号： 阶段一： reg delay;        // delay信号 always @ ( posedge clk or negedge rstn )   if( !rstn )      delay <= 0;   else      de...
Verilog语法-向量位选择和部分选择寻址（+：，-：）
liuchj的博客
10-04 1470
在verilog中对向量net、向量reg、integer、time变量以及parameter中选取一个单独的位，被叫做位选择（bit-selects）。位向量可以被寻址参与表达式中。如果位选择在地址边界之外或者被选择的位是x值或者z值，则返回的参考值是x值。在verilog中对向量net、向量reg、integer、time变量以及parameter中选取一个几个连续的位，被叫做部分选择（part-selects）。有两种部分选择类型，常数部分选择和索引部分选择。
取需要的位数
XiaYiqin_stay hungry stay foolish
08-08 341
public class BackNumber{ public static void main(String[]args){ for(int num=1000;num int g,s,b,q; // ps 可以 b = (num%1000)/100（这种较为常用也比较清晰） q=num/1000; b=(num-1000*q)/100; s=(num-1000*q-100*b)/
寄存器Verilog
热门推荐
mikiah的专栏
07-29 1万+
1。有异步清零端的n位寄存器：module regn(D,clk,reset,Q);  parameter n=16;  input  [n-1] D;  input  clk,reset;  output [n-1] reg Q;  always @(negedge reset,posedge clk)      if(!reset)  //复位端reset低电平有效         Q       else         Qendmodule2.D输入端有2选1多路器的D触发器：module  mux
Verilog中向量的位截取、拼接
weixin_49816194的博客
02-27 1574
是指数据的高字节保存在内存的低地址中，而数据的低字节保存在内存的高地址中；是指数据的高字节保存在内存的高地址中，而数据的低字节保存在内存的低地址中；其中，base可变，但是。以下都是正向切片方式；
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值