数字 IC 技能拓展（36）个人总结的 Verilog 代码设计的经验

正文

        1、做一个项目并不是一开始就准备写代码，而是要先写总体设计方案和逻辑功能模块设计方案（自顶向下的设计方法），等这些方案评审通过了，才能进行 Coding，前者所占据的时间应当远远大于后者。

        总体设计方案：主要是涉及模块的划分、一级模块和二级模块的接口信号和时序（我们要求把接口信号的时序波形描述出来）以及将来如何测试设计。在这一级方案中，要保证在今后的设计中时序要收敛到一级模块（最后是在二级模块中），这是什么意思呢？就是我们在做详细设计的时候，对于一些信号的时序肯定会做一些调整的，但是这种时序的调整最多只能波及到本一级模块，而不能影响到整体设计，否则一旦有一处信号的时序不满足，就不得不将其它模块信号的时序都改一下，很花费时间和精力，我们希望能够降低这种蝴蝶效应。