数字 IC 笔试面试必考点（5）同步复位以及异步复位

新芯设计

已于 2023-02-18 20:14:15 修改

阅读量2k

点赞数 1

CC 4.0 BY-SA版权

文章标签： FPGA IC Verilog 数字IC设计秋招

于 2020-06-09 10:59:47 首次发布

原创文章，版权保护，未经允许，禁止抄袭，如有疑问，欢迎咨询。

本文链接：https://blog.youkuaiyun.com/MicroTalent12/article/details/106568755

17 篇文章 ¥299.90 ¥399.90

订阅专栏

本文介绍了数字IC设计中同步复位和异步复位的概念及优缺点，强调了异步复位可能导致的亚稳态问题以及同步释放的重要性，建议采用异步复位、同步释放的复位方式来确保系统稳定。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

版权所有，新芯设计，转载文章，请注来源

本文主要是提供了 ASIC 设计中关于复位技术相关的概念和设计。

当时钟上升沿检测到复位信号时，执行复位操作（有效的时钟沿是前提）。

always @( posedge clk )begin
    if(!rst_n)
        b <= 0;
    else
        b <= a;
end

✅

了解本专栏