基于 SoC 的卷积神经网络车牌识别系统设计（2-1）基于 Arm Cortex-M3 SoC 车牌识别系统的搭建

置顶 已于 2023-02-04 12:55:54 修改
阅读量3.2k 收藏 28
点赞数 7
CC 4.0 BY-SA版权
文章标签： FPGA Arm SoC 视频显示系统 Zynq
于 2020-06-06 17:52:39 首次发布
原创文章，版权保护，未经允许，禁止抄袭，如有疑问，欢迎咨询。
本文链接：https://blog.youkuaiyun.com/MicroTalent12/article/details/106489426
本文详述了基于 SoC 的卷积神经网络车牌识别系统设计，涵盖 IP 与互连线、数据通路、时钟域划分的搭建过程。通过 ARM Cortex-M3 SoC，实现了与 QSPI、UART、GPIO、BRAM 等外设的连接，利用 AXI VDMA 控制 DDR3 数据读写。同时，文中讨论了视频传输 IP、DDR3 MIG7 的接口及时钟域划分，并提供了交叉编译流程。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

基于 SoC 的卷积神经网络车牌识别系统设计（2-1）基于 Arm Cortex-M3 SoC 车牌识别系统的搭建

版权所有， ⌊ 新芯设计 ⌉ \lfloor新芯设计\rceil ⌊新芯设计⌉，转载文章，请注来源

文章目录

引言

  本文详细描述了整个基于 SoC 的卷积神经网络车牌识别系统设计的搭建流程，大体分为 IP 与互连线、数据通路、时钟域划分。

  文中的 IP 设计和整体的 SoC 设计都有对应的设计文档、Verilog 代码和 FPGA 工程，不仅可以上板测试，而且可以成功实现。

  另外，文末总结了一些设计的规律，如不同板子不同工程不同 IP 的时钟域划分，如米联客、黑金

了解本专栏 订阅专栏 解锁全文
基于 SoC 的卷积神经网络车牌识别系统设计（5-7）基于 Verilog 的卷积层 Second_CNN IP 设计
新芯设计的博客
06-07 1501
紧接着第二层填充层（Second_Fill）之后，将填充之后的输入特征图进行卷积操作（Second_CNN）；输入矩阵大小为 18*18*8，卷积窗口大小为 3*3，输出矩阵大小为16*16*8；主要有 Second_CNN（Second_CNN_Sub + Mul_Add）、FSM_Timer（FSM+ Timer）、Delay_N 的一些 IP 模块。...
基于 RISC-V SoC 的可配置 FFT 系统设计（1）引言
新芯设计的博客
01-15 2455
这是一个集成了 RISC-V、SoC、FPGA、Verilog、MATLAB、Python、C/C++、嵌入式系统、FFT 通信算法、交叉编译环境、软硬件协同设计等等的一个具有创新性的工程。主要的核心设计是 RISC-V 专用 CPU 的设计、FFT 嵌入式 C 的设计、以及 FPGA SoC 的设计。次要的专业技能是 RISC-V 交叉编译技术、软硬件协同验证、基于 RISC-V CPU 指令集的仿真验证环境的搭建思路、FFT 通信算法的理论掌握与代码实现。
基于 SoC 的卷积神经网络车牌识别系统设计（2）概述
新芯设计的博客
06-06 4649
这是第三届全国大学生集成电路创新创业大赛 - Arm 杯 - 片上系统设计挑战赛（本人指导的一个比赛）。主要划分为以下的 Top5 重点 + 难点 + 亮点 + 热点 + 创新点...
基于 SoC 的卷积神经网络车牌识别系统设计（7）SoC 定义构成和 SoC 启动流程
新芯设计的博客
06-15 868
（7）SoC 定义构成和 SoC 启动流程
基于 SoC 的卷积神经网络车牌识别系统设计（3-1）基于 Python 编程的车牌识别预处理、定位、分割、缩放的效果一览
新芯设计的博客
06-06 2789
这是一个在基于 OpenCV 的 Python 程序下，整体车牌定位、分割、识别的各个步骤的处理结果的展示，相当于算法的验证，只有先在软件上经过正确的严格的验证，才能进行硬件上的设计与实现。算法设计上是没有问题的，输入数据就是来自实际真实场景的车牌图像，只是比较少的环境噪声干扰、比较理想化的车牌图像拍摄、比较清晰的车牌识别背景之类的。对于基于 SoC 的卷积神经网络车牌识别系统设计、学习、研究具有较为良好的指导作用，对于现实 AI 落地还具有一定的局限性。...
基于 SoC 的卷积神经网络车牌识别系统设计（1）引言
新芯设计的博客
10-10 3305
通过 CPU 软核 IP 在纯 FPGA 平台上构建一个 AI SoC 卷积神经网络车牌识别系统，其中，缩放、填充层、卷积层、ReLU、池化层、全连接层 IP 都是 Verilog 设计的，同时集成了各种高性能的 IP。这是最具挑战性的 AI SoC 芯片设计项目，集成了 Python 卷积神经网络代码、Verilog 卷积神经网络硬件设计、ARM SoC 设计、ARM 与 FPGA 的交叉编译流程等等。这不仅是科研学习、集创竞赛、秋招求职的一个极具优势的精彩项目，也是目前最火热的芯片行业之中的一个...
使用Vivado设计基于ARM Cortex-M3 DesignStart IP核的SoC及驱动验证程序
最新发布
12-02
本工程项目详细展示了如何使用Xilinx公司的Vivado软件来设计一个包含ARM Cortex-M3处理器的片上系统（SoC）。ARM Cortex-M3是一个基于ARMv7E-M架构的处理器，专门设计用于成本和功耗敏感的嵌入式应用。DesignStart是...
基于 SoC 的卷积神经网络车牌识别系统设计（2-2）Xilinx Vivado 和 Arm Keil 的交叉编译设计流程
新芯设计的博客
06-06 2113
本文首先简述了 Xilinx Vivado 和 Arm Keil 的交叉编译设计流程，其实质就是 Verilog HDL 和 C 的交叉编译设计流程。文末给出了详细的交叉编译、设计流程的 PDF 文档获取方法，目测全网，仅此一份...
基于 SoC 的卷积神经网络车牌识别系统设计（5-0）基于 Verilog HDL 的卷积神经网络 AI IP 设计
新芯设计的博客
06-07 1828
如前文所述，我们已经具备了成熟的车牌识别系统的卷积神经网络 Model，根据模型指定的不同层数及其具体参数，通过 Verilog HDL 设计一个个的 IP，以搭积木的方式，来完成卷积神经网络的硬件加速 IP 设计。...
基于FPGA的Cortex-M3软核基本SOC设计 实现基于FPGA的Cortex-M3软核基本SOC，系统外设包括GPIO和UART串口
m0_74696928的博客
10-25 687
开发基于vivado2019.2和vitis，理论上可适用于任何版本的vivado，并且附带本人编写的详细开发文档，能够快速完成工程的移植。实现基于FPGA的Cortex-M3软核基本SOC，系统外设包括GPIO和UART串口。基于FPGA的Cortex-M3软核基本SOC设计。在该工程基础上可进一步开发更多的功能。
基于Cortex-M3的车牌识别系统_设计文档＋赛题（ARM杯）
10-29
本项目为2019年第三届全国大学生集成电路创新创业大赛-ARM杯参赛作品，全国决赛最终成绩为0.4秒每副图片，20张车牌共耗时8秒，且全部识别正确。赛题要求使用FPGA搭建Cortex-M3处理器，并设计图像协处理器进行车牌信息的提取与识别。项目许多地方有待提高，也希望和大家一起交流探讨！
基于ARM Cortex-M3核的SoC架构设计及性能分析
10-18
主要研究了基于ARM Cortex-M3核的SoC设计方法及不同架构对芯片整体性能的影响。首先从Cortex-M3的结构特点尤其是总线结构特点出发，分析了基于该核的SoC架构设计的要点。然后通过EEMBC的CoreMark程序，对实际流片的一款Cortex-M3核芯片进行了性能测试，并与STM32F103 MCU的测试结果进行了对比，通过实例说明了不同芯片架构对性能的影响。最后，对影响SoC芯片性能的因素，包括芯片架构、存储器速度、工艺、主频等进行了分析和总结。
基于FPGA的智能车牌定位识别系统设计
10-17
智能交通体系中，专用计算机视觉系统即牌照识别技术（License Plate Reeognition，LPR）占有极其重要的地位。设计了一种基于FPGA平台的智能车牌定位识别系统，在 EP2C35平台上搭建SOPC系统，完成了车牌图像定位、字符提取识别等功能。该设计采用FPGA为核心，大大减小了制板的面积，有效提高了系统定位的速度及准确性；可定制的软核Nios II处理器使得智能车牌识别系统具有了更大的灵活性。
基于AM5728 DSP+ARM平台的嵌入式车牌识别
YEYUANGEN的专栏
05-27 1238
智慧城市、智慧停车、智慧小区”的出现，随之而来的是一波波的设备更新换代，关于车辆管理这方面，包括安防、交通等行业，都纷纷用上了车牌识别技术，实现人工智能。车牌识别，因你而值得。通过集成DSP平台车牌识别，嵌入式车牌识别SDK，做出自己品牌的产品。 车牌识别原理流程图 车牌识别核心五大特点： 　　1. 整牌识别率高，尤其汉字识别摇摇领先同类产品； 　　2. 识别速度快，极致优化的车牌定位和识别算法; 　　3. 支持蓝牌、黄牌、新军牌、新武警牌、警牌、农用车牌、教练车牌、大使馆等各种规格牌照；
基于 SoC 的卷积神经网络车牌识别系统设计（5-1）基于 Verilog 的网络输入 UnResize IP 设计
新芯设计的博客
06-07 1154
基于 Verilog 的网络输入 UnResize IP 设计模块主要是以仿真为目的，将字符分割之后的 128*64 数据存放在 ROM 中，并以 AXI4-Stream 的协议进行输出；输出矩阵大小为 128*64；主要有 Sim_ROM、UnResize.coe（原始数据初始化文件）、ROM 的一些 IP 模块。...
基于 SoC 的卷积神经网络车牌识别系统设计（5-4）基于 Verilog 的卷积层 First_CNN IP 设计
新芯设计的博客
06-07 2437
紧接着第一层填充层（First_Fill）之后，将填充之后的输入特征图进行卷积操作（First_CNN）。输入矩阵大小为 34*34，卷积窗口大小为 3*3，输出矩阵大小为32*32。主要有 First_CNN、FSM_Timer（FSM+ Timer）、Delay_N 的一些 IP 模块。...
stm32项目车牌识别资料 原理图+pcb+程序 用的stm32f103rbt6系统板
m0_63587752的博客
10-28 956
stm32项目车牌识别资料 原理图+pcb+程序 用的stm32f103rbt6系统板正点原子的2.8寸显示屏和ov7670摄像头模块 15697661859tb
基于 SoC 的卷积神经网络车牌识别系统设计（5-10）基于 Verilog 的全连接层 Full_Connect IP 设计
新芯设计的博客
06-08 1819
紧接着第二层池化层（Second_Pool）之后，将池化之后的输入特征图进行全连接操作（Full_Connect）。输入矩阵大小为 8*8*8，权重矩阵大小为 512*10，输出矩阵大小为1*10。主要有 Mul_Accumulate、FSM_Timer（FSM + Timer）、Delay_N、Distributed RAM 的一些 IP 模块。...
基于 SoC 的卷积神经网络车牌识别系统设计（6-3）数字 IC 设计工程师项目复盘：关于项目的 48 条心得
新芯设计的博客
10-06 1188
本文主要总结了数字 IC 设计工程师项目中，通过总结复盘的 48 条心得。基于这 48 条心得，希望能够帮助各位数字 IC 设计工程师缩短探索时间、减少设计弯路、提高设计能力、斩获大厂高薪！
评论 34
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

新芯设计

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值