- 博客(2)
- 收藏
- 关注
RSS订阅原创 FPGA时序分析基础（二）：vivado中常用的时序约束命令
目录一、vivado中cell port net 和pin之间的关系二、基本的命令 get_*三、时序分析中常用的约束命令一、vivado中cell port net 和pin之间的关系cell 一般指我们在代码中实例化的模块，也可以是我们综合后可以看到的LUT、block RAM 、DSP、MMCM以及PLL等。pin 每个cell都有相应的pin，也即模块的输入输出信号，并非芯片的引...
2019-03-17 10:58:56
8580
1
原创 FPGA时序分析基础（一）：基本概念和术语
目录1. Launch and Capture Edges2.Timing Path Sections3.Setup and Hold Slack1. Launch and Capture Edges发起沿 即源寄存器发送发送数据的时钟边沿捕获沿 即目的寄存器捕获数据的时钟边沿一般发起沿和捕获沿有一个时钟周期的差别。2.Timing Path Sections3.Setup a...
2019-03-13 22:39:50
1378
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人