【教程】以AR8031 为例解读sgmii的PHY芯片（实用版）

最新推荐文章于 2025-04-27 14:33:55 发布

MDYFPGA

最新推荐文章于 2025-04-27 14:33:55 发布

阅读量8.6k

点赞数 11

分类专栏： FPGA 文章标签： fpga

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.youkuaiyun.com/MDYFPGA/article/details/103821437

版权

本文详细解读了AR8031 SGMII PHY芯片的硬件电路设计，包括模式选择、地址设定及寄存器配置方法。介绍了通过mdc和mdio接口进行寄存器设计的过程，适用于高速Serdes接口应用。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

【教程】以AR8031 为例解读sgmii的PHY芯片（实用版）

本文为明德扬原创文章，转载请注明出处！

在之前的文章中我们对sgmii的数据协议进行了解析，那么本篇我们说一下sgmii的PHY芯片的硬件电路，其电路图如下所示。在这里插入图片描述
上面电路图中的电路电源和地我们就不说了。现在结合数据芯片手册来说说AR8031。

AR8031支持两种模式RGMII模式和SGMII模式，也就是说有两种模式的设计，请参考数据手册的第13页。

一、 Mode模式确定
在这里插入图片描述
由以上的信息我们可以确定的Sgmii模式是怎么样设计的，如下图所示：

Mode设计为0001，连接FPGA的高速Serdes接口SIN/SIP 和 SON/SOP要经过去耦电容，滤除直流。

二、地址确定

通常以太网PHY芯片都是可

最低0.47元/天解锁文章

评论 1

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。