FPGA时序约束分享02_时钟约束(实用分享)

    • FPGA时序约束分享02_时钟约束

作者:潘文明

上一篇《FPGA时序约束分享01_约束四大步骤》一文中,介绍了时序约束的四大步骤。

 

上图是四大步骤,并且每个步骤都分别展开了各种情况,后续可以参考对照,分别添加时序约束。本文讲述上图中的第1点:时钟约束。

时钟约束分三种情况:输入时钟、PLL等衍生时钟以及自己分频的时钟。而其中输入时钟又可再分三种,第一种是输入管脚是CLK的第二种是差分时钟最后一种是GT 恢复的一个时钟。下面分别展开描述。

1.1输入时钟

输入时钟根据管脚情况,有三种三种,第一种是输入管脚是CLK的第二种是差分时钟最后一种是GT 恢复的一个时钟。

​​​​​​​1.1.1输入管脚CLK

 

    时钟直接从管脚输入,如上图所示。这种是最常见的一个情况,包括明德扬的MP603、MP801学习板时钟都是由外部的晶振产生,然后直接输入管脚进来的这种情况的生成时钟约束是最简单的

评论 2
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值