ISE混合使用原理图、IP核与代码

博主作为小白,分享搞懂问题的喜悦。学校实验课用ISE软件,仅教代码、IP核或原理图实现功能。大三课设需综合运用IP核、原理图和代码完成小项目,还介绍了新建原理图文件、添加IP核和Verilog代码的步骤及注意点。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

        作为一个很菜很菜的小白,瑾以此文纪念我搞懂了的一个问题,让我很开心。

        学校里的实验课会用到ISE软件,但是课上的实验也仅仅教了如何使用代码完成功能,或者如果做一个IP核,或者如果单纯用原理图实现。在大三的课设,需要做一个很简单的小项目,为了较为简单的实现(只用原理图需要超级超级多的门电路),在一个仿真项目里需要综合运用IP核、原理图、代码。

        见上图。

        我的步骤是,先新建一个原理图(Schmatic)的文件,接着就是new source(如何新建工程比较简单,此不赘述)。需要注意的点我用红笔标出来了。

        new source IP核,成功后,在原理图的布置里面自然会出现该IP核,但是new source Verilog,写完代码后,需要点击“Create Schematic Symbol”,才能在原理图的布置中找到我们所写代码生成的原理图。

 

评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值