make笔记

Makefile中一个项由以下结构所组成：

target: dependency_files

    command

比如，有两个文件hello.c，hello.h，创建的目标体为hello.o，执行命令是gcc -c hello.c，Makefile就可以这样写：

hello.o: hello.c hello.h
    gcc -c hello.c

 

一个稍微复杂一点而的例子

sunq: kang.o yul.o
    gcc kang.o bar.o -o myprog
kang.o : kang.c kang.h head.h
    gcc -Wall -O -g -c kang.c -o kang.o
yul.o : bar.c head.h
    gcc -Wall -O -g -c yul.c -o yul.o

 

这里面有有3个目标体，分别为sunq，kang.o，yul.o，如果用户使用命令“make sunq”，则make找到目标体sunq开始执行。在执行时，如果有了target，并且他的修改时间比所依赖的文件更新的话，target是不会重新生成的。

 

Makefile变量：

Makefile有两种定义变量方式，一种是递归展开方式（在引用的时候替换，如果还包含其他变量则递归展开），另一种是简单展开方式（在定义的时候展开，且只展开一次）

递归展开的格式：VAR = var

简单展开的格式：VAR := var

make使用变量的方式$(VAR)

 

我们来使用变量来改造一下上面的例子

OBJS = kang.o yul.o
CC = gcc
CFLAGS = -Wall -O -g

sunq: $(OBJS)
    $(CC) $(OBJS) -o myprog
kang.o : kang.c kang.h head.h
    $(CC) $(CFLAGS) -c kang.c -o kang.o
yul.o : bar.c head.h
    $(CC) $(CFLAGS) -c yul.c -o yul.o

 

Makefile中常见的自动变量

变量	含义
$*	不包含扩展名的目标文件名称
$@	目标文件的完整名称
$<	第一个依赖文件的名称
$+	所有依赖的文件，以空格间隔
$^	所有不重复的依赖文件，一空格间隔

 

所以在上例中，Makefile的动作可以这样写

$(CC) $(CFLAGS) -c $< -o $@