USRP B200 FPGA逻辑资源介绍

本文内容、所用开发板、配件等仅限与研发和学习使用，如有侵权，请联系我们进行删除！

• 关于CLB

CLB（Configurable Logic Block）是Xilinx FPGA内部逻辑资源的组成单位。一个CLB由两个Slice构成，这两个slice之间没有直接连接，各自连接到switch matrix走线资源。带有进位逻辑的Slice在纵向级连，下一级的进位输出作为上一级的进位输入。

 

图 1 Spartan-6（左）、7系列（右）的CLB和Slice

图1分别为Spartan-6（左）和7系列（右）的CLB和Slice之间的连接关系。Xilinx对Slice有一个编号规则，每个Slice的编号为X*Y*。X代表了纵向的列号，每列Slice一个编号，从左至右从0递增。Y代表了行号，每行CLB一个编号，从下往上从0递增。