Halo_zjq-优快云博客

原创【Verilog中case】

Verilog中case,casez,casex的区别

2022-08-12 12:15:40 779

原创 FPGA——静态时序分析（STA）

FPGA开发——静态时序分析（STA）

2022-08-10 18:08:12 660

解决IntelliJ IDEA控制台输出中文乱码问题IntelliJ IDEA 真的是一款很方便的Java开发工具，但是关于中文乱码这个问题我不得不吐槽，这个编码也弄得这么麻烦干嘛，真想找idea开发者干架，我敢打包票我能在一分钟之内一拳飞过去让他跪下掐指住我的人中求我不要死我有一块托大的腹肌，害羞咳咳，扯远了，下面就讲一下怎么解决常见的中文乱码问题。1、找到idea的安装目录——> bin——>找到下图文件并分别在这两个文件内容的末尾添加如下代码-Dfile.encoding=UT

2020-11-15 19:55:20 183

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

Halo_zjq的博客

原创【FPGA中LUT的理解】

原创 C++ STL各组件关系

原创【Verilog中case】

原创 FPGA——静态时序分析（STA）

转载解决IntelliJ IDEA控制台输出中文乱码问题

空空如也

空空如也

原创 【FPGA中LUT的理解】

原创 C++ STL各组件关系

原创 【Verilog中case】

原创 FPGA——静态时序分析（STA）

转载 解决IntelliJ IDEA控制台输出中文乱码问题

空空如也

空空如也

原创【FPGA中LUT的理解】

原创【Verilog中case】

转载解决IntelliJ IDEA控制台输出中文乱码问题