- 博客(6)
- 收藏
- 关注
RSS订阅原创 Veilog学习笔记＜3＞assign语句与always语句
其中y只能是wire类型，而 a 和 b可以是 wire或 reg 类型。always块以always @(sensitivity_list)开始，其中sensitivity_list。时，都会触发always块内的赋值操作，将a和b的逻辑与结果赋给输出c。块内可以包含各种逻辑描述，如if-else语句、case语句。assign语句称作连续赋值语句。在时钟上升沿或复位信号的上升沿触发的时序逻辑块。（always称为过程赋值语句）阻塞赋值语句与非阻塞赋值语句。在一个always语句块中。
2024-12-23 13:15:00
944
原创 Veilog学习笔记＜1＞
④一般input与inout信号必须定义为net型（wire型），output信号可以为net型，也可以是variable（reg型）是指电路的输入或输出信号的名称列表，信号名也由用户指定，名称之间由英文‘,’隔开，如add（a,b,c）中的（a,b,c）：wire型、tri型、wor型、triand型、trior型、trireg型、Variable型。-----是需要输入的变量 output c;是指电路的名字，由用户指定，最好和文件名一致，如add（a,b,c）中的add。
2024-12-21 21:21:20
925
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人