- 博客(3)
- 收藏
- 关注
RSS订阅原创 用SystemVerilog验证神经网络：芯片验证工程师的模型测试革命——当UVM方法论遇上深度学习加速器
【代码】用SystemVerilog验证神经网络：芯片验证工程师的模型测试革命——当UVM方法论遇上深度学习加速器。
2025-02-23 13:52:21
799
4
原创 从流水线到张量流：基于RISC-V的矩阵加速器设计实战——数字IC验证工程师的AI加速器方法论
2023年秋，在完成32位RISC处理器项目时，我遇到一个有趣现象：使用Verilog实现的单精度FPU模块，其面积占比达到芯片总面积的26%，但实际测试中该模块的利用率不足15%。这一发现引发我的思考——现代AI计算需求与传统处理器架构间的根本矛盾究竟何在？AI计算的本质是"粗粒度并行+高密度数据搬运"，这恰与传统处理器的"细粒度串行+低带宽IO"架构背道而驰。要破解这个困局，必须重构计算单元与存储体系的关系。
2025-02-21 11:24:05
1225
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人