LCD显示技术完全指南：原理·制造·驱动·FPGA实现之基础二

关注

原创最新推荐文章于 2026-06-02 21:12:34 发布 765 阅读 AI 写同款· GEO 优化 ›

从‘非晶硅’到‘氧化物’：手把手拆解TFT制造流程，看懂屏幕像素如何被点亮本文深入解析TFT制造流程，从非晶硅到氧化物半导体，详细拆解屏幕像素如何被点亮。涵盖栅极沉积、绝缘层制备、沟道层优化等关键工艺，揭示现代显示技术背后的精密工程。特别探讨氧化物TFT在提升迁移率和均匀性方面的突破，为显示技术发展提供重要参考。阅读详情

篇2：薄膜晶体管的秘密——TFT-LCD的像素阵列与开关逻辑

上一篇我们弄懂了LCD的核心是“百叶窗”——液晶分子在电场下集体转向，控制光线通过量。
但问题来了：一块1080p的屏幕有超过200万个像素，你怎么可能为每个像素单独拉一根导线去控制它的电压？
答案就是藏在玻璃基板上的那个“小开关”——薄膜晶体管（TFT）。这一篇我们来拆解这个开关的逻辑，顺便回答一个经典面试题：存储电容是干什么用的？

一、从“被动矩阵”到“主动矩阵”——为什么必须加TFT？

1.1 早期LCD的噩梦：交叉串扰

在没有TFT的年代（计算器、电子表用的小尺寸段式LCD），所有像素共享同一组行列电极：

行电极（扫描线） ：每一行一个公共电极
列电极（数据线） ：每一列一个公共电极
像素位于行与列的交点，由两层电极重叠的区域构成

这种结构叫做 被动矩阵（Passive Matrix） 。要驱动某个像素，就在对应的行和列上同时施加电压。听起来很直接，对吧？

致命缺陷 ：液晶是一种“慢响应”材料，它的透光率取决于 有效电压的长时间平均值 。在被动矩阵中，每一行只有极短的时间被选中（占空比 = 1/行数），其余时间该行的像素会受到其他列信号的干扰（半选效应）。结果就是：

对比度极低（因为未被选中的行无法完全关断）
响应时间变得更慢（电压作用时间太短）
严重串扰（点亮一个像素会连带让同行/同列的其他像素微微亮）

简单说：被动矩阵无法实现高分辨率、高对比度的显示。

1.2 TFT如何破局——每个像素配一个“锁存器”

主动矩阵（Active Matrix） 的思路：为每个像素单独配备一个 开关元件 ，让它能够在扫描线选中时“打开”，将数据线上的电压存入像素内；当扫描线关闭后，开关断开，像素电压被存储起来，直到下一帧刷新。

这个开关就是 薄膜晶体管 。它的作用可以类比数字电路中的 采样保持电路 ：

栅极（Gate）接扫描线 → 高电平时开关导通
源极（Source）接数据线 → 导通时将数据电压写入像素
漏极（Drain）接像素电极 → 写入电压后，即使开关关闭，电压仍保持在像素电容上

关键优势 ：

每个像素独立保持电压，不受其他行扫描的影响
占空比可以做到接近100%（像素在整个帧周期内持续发光，只是更新在瞬间）
对比度和串扰问题大幅改善

工程比喻 ：被动矩阵像一个大房间的照明灯，一个开关控制所有灯；主动矩阵像每个座位都有独立的小台灯，还有一个“门卫”（TFT）负责在需要时打开给台灯充电，然后关上门让电量保持到下次充电。

二、一个像素背后的电路：TFT + 存储电容 + 液晶电容

2.1 等效电路模型

一个典型的TFT-LCD像素电路包含三个核心元件：

TFT开关 ：n型增强型MOSFET（制造在玻璃上，使用非晶硅或多晶硅）
液晶电容 ClcClc ：像素电极与公共电极（Vcom）之间的电容，液晶材料作为电介质
存储电容 CstCst ：额外制作的电容，一端接像素电极，另一端通常接公共电极（或上一行的扫描线，取决于架构）

等效电路如下：

text

数据线（Source Line）
    │
    ┌──────┐
    │  TFT │  ← 栅极接扫描线（Gate Line）
    └──┬───┘
       │
    像素电极 ──┬── C_lc ── Vcom
              │
              └── C_st ── Vcom（或Vghost）

2.2 液晶电容 Clc：不够用的“天生电容”

ClcClc 由像素电极面积、液晶层厚度和液晶介电常数决定。典型值约0.1~0.5pF。

问题：当TFT关闭时，Clc 上存储的电荷会因为以下原因泄漏：

TFT本身的漏电流（非晶硅TFT的关态电流不可忽略）
液晶材料中的离子杂质（尽管比被动矩阵时代好很多）
像素电极与其他信号线之间的寄生电容耦合

如果只靠Clc，电压保持时间可能远小于一帧（16.6ms@60Hz），导致亮度衰减、闪烁、图像残留。

2.3 存储电容 Cst：工程师的“作弊器”

为了解决保持问题，人为增加一个电容并联在液晶电容上，这就是 CstCst。它的电容值通常是 ClcClc 的2_{10倍，典型值1}5pF。

作用：

增加总存储电荷量，使电压衰减更慢（时间常数 τ=Roff⋅(Clc+Cst) 变大）
降低像素对寄生耦合的敏感度（因为总电容大了，相同耦合电荷引起的电压变化 ΔV=Q/C更小）
允许TFT的关态电阻要求放宽，降低工艺难度

存储电容的两种常见接法 ：

类型	连接方式	优点	缺点
Cs on common	另一端接固定的公共电极（Vcom）	电压稳定，不受扫描线跳变影响	占用像素面积，降低开口率
Cs on gate	另一端接上一行扫描线	无需额外电极层，开口率高	上一行扫描线跳变会通过Cst耦合到像素，需要时序补偿

工程建议 ：Cs on gate在窄边框设计中更常见，但驱动时序必须考虑“馈通电压（Feedthrough Voltage）”的影响——上一行扫描线从高变低时，会通过Cst拉低当前像素电压。解决方法是提高公共电极电压或进行像素电压预补偿。