I2C电路设计

最新推荐文章于 2025-11-22 21:38:34 发布
原创 最新推荐文章于 2025-11-22 21:38:34 发布 · 9.2k 阅读 · 106 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#硬件设计

本文详细介绍了I2C总线的硬件设计，包括I2C的基本概念、硬件连接、多设备连接方式、器件内部结构以及I2C协议的特点。重点讲述了I2C的上拉电阻选取原则，器件地址的设定，以及开始信号、结束信号和应答信号的定义。还以AT24C02为例，讲解了IIC协议器件的硬件设计注意事项。

I2C协议已经用了很多了，但是呢，在硬件设计方面，基本也是只会抄抄电路，并没有理解其中的原理和细节。这一章我们具体要说说需要怎么设计I2C电路。

1. 什么是I2C？

I2C Bus(Inter-Integrated Circuit Bus) 最早是由Philips半导体（现被NXP收购）开发的两线时串行总线，常用于微控制器与外设之间的连接。这里要注意IIC是为了与低速设备通信而发明的，所以IIC的传输速率比不上SPI

1.1 硬件连接

I2C仅需两根线就可以支持一主多从或者多主连接，I2C使用两个双向开漏线，配合上拉电阻进行连接，关于上拉电阻阻值大小有最大值和最小值的限制，具体计算请参考： IIC上拉电阻的计算. I2C由于内部是OD门，所以一定需要上拉电阻！！！
上拉电阻的经验值为：

  • 通信速率小于10K时， 上拉电阻选10K
  • 通信速率在10K~400K时，上拉电阻选4.7K
  • 通信速率大于400K时，上拉电阻选2.2K

1.2 多I2C器件硬件连接

如下图所示， 多器件相连接时， 只需要将对应的SCL和SDA相连接就可以了， 那么主设备时怎么和从设备进行通信的呢？每个I2C器件都有器件地址选择单元， 可以通过设置每个器件的器件地址来和相应的设备通信。
在这里插入图片描述

1.3 I2C器件内部结构

漏极开路（Open Drain）即高阻状态，适用于输入/输出，其可独立输入/输出低电平和高阻状态，若需要产生高电平，则需使用外部上拉电阻

高阻状态：高阻状态是三态门电路的一种状态。逻辑门的输出除有高、低电平两种状态外，还有第三种状态——高阻状态的门电路。电路分析时高阻态可做开路理解。

我们知道IIC的所有设备是接在一根总线上的，那么我们进行通信的时候往往只是几个设备进行通信，那么这时候其余的空闲设备可能会受到总线干扰，或者干扰到总线，怎么办呢？

为了避免总线信号的混乱，IIC的空闲状态只能有外部上拉， 而此时空闲设备被拉到了高阻态，也就是相当于断路， 整个IIC总线只有开启了的设备才会正常进行通信，而不会干扰到其他设备。
在这里插入图片描述
IIC器件地址： 每一个IIC器件都有一个器件地址，有的器件地址在出厂时地址就设定好了，用户不可以更改,比如OV7670的地址为0x42。有的器件例如EEPROM，前四个地址已经确定为1010，后三个地址是由硬件链接确定的，所以一IIC总线最多能连8个EEPROM芯片。

1.4 I2C协议层

I2C 总线在传送数据过程中共有三种类型信号， 它们分别是：开始信号、结束信号和应答信号。

  • 开始信号: SCL 为高电平时，SDA 由高电平向低电平跳变，开始传送数据。
  • 结束信号: SCL 为高电平时，SDA 由低电平向高电平跳变，结束传送数据。
  • 应答信号: 接收数据的 IC 在接收到 8bit 数据后，向发送数据的 IC 发出特定的低电平脉冲，表示已收到数据。CPU 向受控单元发出一个信号后，等待受控单元发出一个应答信号，CPU 接收到应答信号后，根据实际情况作出是否继续传递信号的判断。若未收到应答信号，由判断为受控单元出现故障。

这些信号中，起始信号是必需的，结束信号和应答信号，都可以不要。
在这里插入图片描述

这章以硬件设计为主，软件协议简单带过

1.5 I2C协议特点

IIC主要特点：
通常我们为了方便把IIC设备分为主设备和从设备，基本上谁控制时钟线（即控制SCL的电平高低变换）谁就是主设备。

  • IIC主设备功能：主要产生时钟，产生起始信号和停止信号
  • IIC从设备功能：可编程的IIC地址检测，停止位检测
  • IIC的一个优点是它支持多主控(multimastering)， 其中任何一个能够进行发送和接收的设备都可以成为主总线。一个主控能够控制信号的传输和时钟频率。当然，在任何时间点上只能有一个主控。
  • 支持不同速率的通讯速度，标准速度(最高速度100kHZ),快速（最高400kHZ）
  • SCL和SDA都需要接上拉电阻 (大小由速度和容性负载决定一般在3.3K-10K之间) 保证数据的稳定性，减少干扰。
  • IIC是半双工，而不是全双工 ，同一时间只可以单向通信
  • 为了避免总线信号的混乱，要求各设备连接到总线的输出端时必须是漏极开路（OD）输出或集电极开路（OC）输出。这一点在等下我们会讲解

2. AT24C02硬件设计

AT24C0X是常见的IIC协议器件，成本低，大部分板卡都会带。这个外设也比较简单， 需要注意的是，A0 A1 A2管脚用来设置器件地址， 器件地址由这三位构成一个8进制数，所以最多能带8个AT24C0X器件，，而7管脚WP使用来写保护的， 将这个管脚拉低，是关闭写保护，这个器件通信速率不是很高，所以这里只需要接4.7K的上拉电阻就可以了。
在这里插入图片描述

参考资料

I2C总线通信原理与电路设计
sinat_15677011的博客
03-22 1万+
下面是 I2C 总线的一些特征 • 只要求两条总线线路 一条串行数据线 SDA 一条串行时钟线 SCL • 每个连接到总线的器件都可以通过唯一的地址和一直存在的简单的主机 从机关系软件设定地 址 主机可以作为主机发送器或主机接收器 • 它是一个真正的多主机总线 如果两个或更多主机同时初始化数据传输可以通过冲突检测和仲裁 防止数据被破坏 • 串行的 8 位双向数据传输位速率在标...
五十天精通硬件设计第25天-I2C协议及电路设计
whm128的博客
02-10 3020
I2C（Inter－Integrated Circuit）总线是由PHILIPS公司开发的两线式串行总线，用于连接微控制器及其外围设备。是微电子通信控制领域广泛采用的一种总线标准。它是同步通信的一种特殊形式，具有接口线少，控制方式简单，器件封装形式小，通信速率较高等优点。I2C 总线支持任何IC 生产过程(CMOS、双极性通过串行数据（SDA）线和串行时钟 （SCL）线在连接到总线的器件间传递信息。
IIC通讯协议详解（电路和时序图）
热门推荐
weixin_44115575的博客
03-15 3万+
硬件电路设计 软件时序设计 1. 起始条件与终止条件 2. 发送与接收一个字节 3. 发送应答和接收应答 4. IIC时序 4.1 指定地址写 4.2 当前地址读 4.3 指定地址读
最详细的I2C通信协议
最新发布
2401_85344823的博客
11-22 1865
是一种同步串行半双工。
I2C接口电路设计
weixin_74442878的博客
03-27 883
前两个问题导致的原因是设备中有多个I2C接口，没有使用的接口要上拉，如果没上啦，可能受到电路的影响，或者单片机认为没使用的接口也要用，就一起初始化了而产生问题。开漏输出能输出的有效电平只有逻辑电平0，逻辑电平1只能表现为悬浮状态，为了能进行逻辑通信，所以在需要输出逻辑电平1的情况下，加上上拉电阻，实现输出逻辑电平1.对于电容值他受板子面积，总线上的设备数量，走线，芯片输入电容相加，再加上走线带来的杂散电容，所以不好改变，也改变不了多少，所以只能改变下电阻值。一般是2.2k，3k，4.7k。
I2C总线接口电路设计
Find的博客
07-30 5029
https://wenku.baidu.com/view/de241cd2ce2f0066f5332235.html
【1】硬件电路设计--I2C
whaoger的博客
11-23 1873
I2C通讯原理、上下拉电阻计算，远距离通讯
FPGA初学者必看系列，I2C接口设计基础（一）
dpwkj的博客
07-03 653
引言：本文从I2C协议的概述开始，描述协议的历史、不同速度模式、物理层和数据帧结构，最后介绍I2C混合电压系统中电平兼容性以及上拉电阻大小计算。
I2C接口控制设计与实现
小王在努力...的博客
08-11 1478
根据完整的 I2C 传输时序，提取出通用的底层传输单元。
服务器硬件电路设计之I2C问答（一）：为什么I2C总线要加上拉电阻？
qq_16237389的博客
08-08 1747
I2C总线需要上拉电阻维持空闲高电平，其阻值选择需平衡速度、功耗和总线电容。电阻过大会延长上升时间，过小则增大灌电流风险。标准模式下4.7kΩ常用，高速模式需2.2kΩ以下。布局时应靠近主设备，长总线可分段上拉，并注意电源去耦。设计需通过示波器测试信号完整性，验证上升时间、过冲等参数，确保兼容不同电压系统。最终电阻取值需满足协议要求并实测优化。
I2C与串口通信模块电子电路设计
08-09
本文是关于I2C与串口通信模块电子电路的设计。
STM32—I2C
m0_60322134的博客
09-16 2613
1.I2C I2C总线(Inter l0 BUs)是由Philips公司开发的一种通用数据总线 两根通信线:SCL(Serial Clock)、SDA(Serial Data) 同步，半双工 带数据应答 支持总线挂载多设备(一主多从、多主多从) MPU6050模块：可以进行姿态测量，使用了12C通信协议 第3个图片是AT24C02，存储器模块 第4个图片是DS3231，实时时钟模块 2.硬件电路 所有I2C设备的SCL连在一起，SDA连在一起 设备的SCL和SDA均要配置成开漏输出模
硬件电路设计之I2C电路设计（含上拉电阻计算过程）
医疗电子的博客
04-15 932
IIC-BUS的英文全称是Inter-Integrated Circuit Bus，其主要的目的是实现微控制器与外围设备进行数据传输。它是一种半双工通信方式（半双工的内容见：硬件电路设计之RS232电路），通信方式简单，仅包含SDA（数据总线）和SCL（时钟总线）组成。通信总线通常由主设备和从设备组成，从设备是通过设备地址来进行区分，在同一时刻，设备之间数据传送只能由一个设备传送给对应地址的设备。
IIC地址决定，8位地址，减去1位广播地址，是7位地址，2^7=128，但是地址0x00不用，那就是127个地址
autumn20080101的专栏
10-12 2472
i2c总线上最多可以挂多少个从器件 霸道QIfp45 | 浏览 2154 次 2014-01-16 14:46 2015-09-15 12:35 最佳答案 有IIC地址决定，8位地址，减去1位广播地址，是7位地址，2^7=128，但是地址0x00不用，那就是127个地址， 所以理论上可以挂127个从器件。 I2C（Inter－Inte
详解I2C
blog.boringhex.top
09-01 4833
公众号 | FunIO微信搜一搜 “funio”，发现更多精彩内容。个人博客 |
I2C电平转换电路
Louis@L.M.的博客
10-21 1万+
    在最近的项目中，由于CPU所用的IO的电压比较低，很多IO的电压域的电压都是1.8V，而外围设备电路通常所用的电压是3.3V和5V，当CPU需要与外围设备通信时就会出现通信接口电压不匹配的情况，此时就需要对通信接口进行电平转换。下面我们以I2C接口电路进行分析，电路如下： 那么它是如何实现不同电压域之间的双向通信的呢？ 原理分析 为了便于分析，我们使用其中一根线进行分析，下面是I2C的数据线原理图： 当SDA1输出高电平时：MOS管Q1的Vgs = 0，
I2C总线 | 百度百科
RToax
12-07 1572
目录 工作原理 特征 数据传输 字节格式 应答响应 时钟同步 模式 快速模式 高速模式 参考资料 I2C总线是由Philips公司开发的一种简单、双向二线制同步串行总线。它只需要两根线即可在连接于总线上的器件之间传送信息。 主器件用于启动总线传送数据，并产生时钟以开放传送的器件，此时任何被寻址的器件均被认为是从器件．在总线上主和从、发和收的关系不是恒定的，而取决于此时数据传送方向。如果主机要发送数据给从器件，则主机首先寻址从器件，然后主动发送数据至从器件，最后由主机终止数据传送；如果
iic电路设计原理图
10-28
<think>首先，用户的问题是基于之前的对话。我需要回顾之前的交互。用户引用了几个引用，主要涉及IIC的原理和应用。但现在用户直接问：“我想查找IIC电路设计的原理图 请问IIC电路设计原理图”。 从之前的引用中： - 引用[1]提到一个基础的IIC电路图，如图1所示。 - 引用[2]描述了一个具体的应用，使用S3C2440和DS1621，原理图如图2所示。 - 引用[3]是关于IIC原理的讲解。 - 引用[4]是关于IIC隔离电路。 用户明确说：“上述引用仅供参考，并不是用户真正的需求，请尽可能多的参考用户上一次的问题和你的回答。” 所以，我需要专注于用户当前的问题：查找IIC电路设计的原理图。 用户的上一次问题是关于IIC电路设计的原理图。系统指令要求使用中文回答，结构清晰，逐步解决问题。 我的回答应该： 1. 结构清晰：帮助用户逐步理解如何找到或构建IIC电路原理图。 2. 使用中文：所有文本用中文。 3. LaTeX语法：行内数学表达式用$...$，独立公式用$$...$$并单独成段。但在回答原理图问题时，可能不需要数学公式，除非涉及计算。 4. 生成相关问题：在末尾添加相关问题。 5. 引用：如果在回答中引用内容，末尾添加引用标识。 现在，内容方面：用户问的是IIC电路设计的原理图。IIC（I²C）是一个串行通信协议，使用两根线：SDA（数据线）和SCL（时钟线）。原理图通常包括： - 主设备和从设备。 - 上拉电阻：因为IIC是开漏输出，需要上拉电阻来确保信号水平。 - 地址引脚：用于从设备选择。 - 可能的隔离电路，如引用[4]提到的。 从引用中： - 引用[1]说：“下图是IIC一个最基础的一个电路图，如下图1所示”，但没有提供实际图。所以，我应该描述或解释基础原理图。 - 引用[2]描述了一个具体设计：“电路的原理图设计如图2所示”，也没有提供图。用户可能需要一般性的描述。 由于这是一个文本响应，我不能提供图像，但可以描述基本组件。 结构化回答： 1. **介绍IIC原理图的基本元素**：基于引用，解释SDA、SCL、上拉电阻等。 2. **描述一个基础原理图**：例如，主控制器连接多个从设备，每个设备有地址选择。 3. **参考具体例子**：如引用[2]中的S3C2440和DS1621。 4. **提供一般原则**：如何设计原理图，包括上拉电阻的计算等。 5. **考虑到隔离**：引用[4]提到隔离器NSI8100NQ。 最后，生成相关问题。 确保回答真实可靠：IIC原理图是标准知识，我可以基于常识描述。 输出格式： - 回答主体。 - 然后“§§相关问题§§”。 - 列出相关问题。 用中文写。 </think>### IIC电路设计原理图详解 IIC（Inter-Integrated Circuit）总线是一种广泛使用的串行通信协议，专为低速芯片间通信设计，典型速度包括100kb/s、400kb/s和3.4Mb/s。其原理图设计基于两根信号线：SDA（数据线）用于数据传输，SCL（时钟线）用于同步时钟信号。所有设备共享同一个总线，采用开漏输出结构，因此原理图中必须包含上拉电阻来确保信号电平稳定。以下是IIC电路设计原理图的逐步分解，基于标准设计原则和引用中的实例（如DS1621传感器和S3C2440微控制器）。 #### 1. **IIC原理图的基本元素** - **核心信号线**： - SDA（Serial Data Line）：负责双向数据传输。 - SCL（Serial Clock Line）：由主设备控制，同步数据交换。 - 由于开漏输出特性，两根线均需连接上拉电阻（通常值在2.2kΩ–10kΩ之间），以确保在没有设备驱动时线路保持高电平（$V_{CC}$）。具体电阻值由供电电压和总线电容计算，公式为： $$ R_{pullup} = \frac{V_{CC} - V_{OL}}{I_{OL}} $$ 其中$V_{OL}$是低电平电压（通常0.4V），$I_{OL}$是驱动电流（参考设备规格）。 - **设备连接**：所有设备（主设备和从设备）直接并联到SDA和SCL线上，形成多主或多从结构。每个从设备有唯一地址，可通过地址引脚（如A0、A1、A2）设置。 - **电源部分**：原理图需包含$V_{CC}$电源（通常3.3V或5V）和地线（GND）。 - 基础原理图示意图（基于引用[1]描述）： - 主设备（如微控制器）输出SCL，并读写SDA。 - 从设备（如存储器或传感器）响应地址匹配。 - 上拉电阻连接SDA和SCL到$V_{CC}$。 #### 2. **典型IIC原理图设计实例** 引用[2]提供了一个具体案例：主设备采用S3C2440微控制器，从设备为两个DS1621温度传感器。原理图设计要点如下： - **主设备接口**：S3C2440的SDA和SCL引脚直接连接到总线。作为主控制器，它生成时钟信号并控制数据传输。 - **从设备配置**： - DS1621具有IIC接口，其从机地址由A2、A1、A0引脚（引脚5、6、7）的电平组合决定。例如： - A2A1A0=000时，地址为$0x48$（十六进制）。 - 地址计算基于IIC标准：$ \text{地址} = \text{固定位} + \text{A2A1A0值} $。 - 每个DS1621的SDA和SCL并联到总线，并通过上拉电阻（典型值4.7kΩ）连接$V_{CC}$。 - **原理图示例简化图**： ``` +-----------------+ +-----------------+ | S3C2440 | | DS1621 (1) | | (主设备) | | (从设备，地址A) | | SDA ------------>>------->> SDA | | SCL ------------>>------->> SCL | +-----------------+ | A0,A1,A2=GND/VCC| +-----------------+ | +-----------------+ | 上拉电阻 (e.g., 4.7kΩ) | DS1621 (2) | | 连接到VCC (3.3V/5V) | (从设备，地址B) | | | SDA ------------>>---------------+ | SCL ------------>>---------------+ | A0,A1,A2=配置值| +-----------------+ ``` 此设计支持多设备通信，通过地址引脚避免冲突[^2]。 #### 3. **隔离型IIC原理图设计（可选）** 对于高噪声环境（如工业应用），原理图可加入电气隔离。引用[4]提到使用NSI8100NQ隔离器芯片： - **隔离电路集成**：在SDA和SCL线上串入NSI8100NQ，实现高达5kVrms的隔离电压。 - **原理图关键点**： - 主侧和从侧使用独立电源（$V_{CC1}$和$V_{CC2}$）。 - 隔离器前/后均需上拉电阻，以适应不同速度模式（100kHz或400kHz）。 - 简化结构： ``` +------------+ +---------------+ +------------+ | 主设备 | | NSI8100NQ | | 从设备 | | SDA >>----->> SDA1 | 隔离器 | SDA2 >>----->> SDA | | SCL >>----->> SCL1 | (电容隔离) | SCL2 >>----->> SCL | +------------+ +---------------+ +------------+ | 上拉电阻到VCC1 | 上拉电阻到VCC2 ``` 这确保信号完整性，同时满足安全标准[^4]。 #### 4. **设计原则和注意事项** - **上拉电阻选择**：电阻值需根据总线电容调整。总线电容$C_{bus}$较大时，电阻需减小以避免信号延迟。公式参考： $$ t_r = 0.8473 \times R_{pullup} \times C_{bus} $$ 其中$t_r$是上升时间，应小于SCL周期的1/10。 - **地址冲突避免**：每个从设备的地址引脚必须唯一设置（例如，通过接地或接$V_{CC}$）。 - **PCB布局建议**：保持SDA和SCL线短且平行，减少干扰。 - **工具支持**：设计原理图时，可使用EDA软件（如KiCad或Altium）导入标准IIC库组件。 总之，IIC原理图设计核心是简化连接（两根共享线）和确保稳定性（上拉电阻）。实际项目中，可参考芯片数据手册（如DS1621或S3C2440）获取详细引脚图。如果您有具体应用场景（如温度监控），我可以进一步细化设计。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

零涂

你的鼓励是我创作最大的动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值