方寸知识篇 - 数字集成电路(二)- 导线

随着工艺进步,集成电路导线的寄生效应显著影响电路性能,如速度、能耗和可靠性。电容性串扰是主要问题,可通过控制几何形态、采用差分信号、增加节距、屏蔽线等方式缓解。此外,电源网络设计、电阻率控制、中继器使用、封装材料改进及电源引线管理也是关键对策。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

集成电路的导线很容易被忽略,只有在特殊情况下或者进行高精度分析时才会考虑这个方面。但是如今随着工艺的发展,这一情况已经发生了改变。由导线引起的寄生效应所显示的尺寸缩小特性与有源器件并不相同,并且已经很大程度影响到了电路的一些性能指标,如速度、能耗和可靠性等。并且这个影响会随着工艺进步而更加凸显。

集成电路设计可以有很多种布线方法,现在最先进的工艺可以实现源区和漏区的重掺杂‘n’和‘p’扩散层,这样也可以作为导线,这些导线在原理图中只是作为参考,对电路的实际性能不会产生任何影响,但是实际应用中,集成电路的导线已经形成一个复杂的几何体,这个大型集合体共同影响了电阻和电感等寄生效应,这几种寄生信号对电路的影响:

1,增加传输延时,相当于性能的下降;

2,影响能耗和功率;

3,都会引起额外的噪声来源,进而影响电路的可靠性。

由相邻的信号线与电路节点之间本来不应该由的耦合引起的干扰叫做串扰,相当于一个噪声源,这个噪声取决于在相邻区域上布线的其他信号的瞬态值,当前开关速度情况下,电容性的串扰是主要因素。电容串扰产生的效应受该导线阻抗的影响:如果该导线是浮空的,则该串扰会持续存在,如果该导线被驱动,那么信号会回到原来的电平。

那么如何克服电容串扰呢

串扰是比例噪声源,所以信放对于加大噪声容限没有任何意义,解决这一问题最根本的途径就是控制电路的几何形态,或采用对耦合能量较不敏感的信号传输规范。

1,尽量避免浮空节点,对串扰问题敏感的节点;

2,敏感节点应该很好的与全摆幅信号进行隔离;

3,在满足约束的范围内,尽可能加大上升和下降的时间;

4,在敏感的低摆幅布线网络中采用差分信号传输方法,这可以让串扰信号变为不会影响电路工作的共模噪声源;

5,增加导线的节距;

6,可在两个信号之间增加一条屏蔽线;

7,不同层上信号之间的线间电容可以通过增加额外的布线来减少。

以上可以概括:

1,密集的布线网络中电容性串扰会影响系统的可靠性,从而影响了他的性能。因此必须采用工作性良好的常规结构或运用先进的设计自动化工具,对于总线或时钟信号线这样

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值