AG16KDDF256 User Manual

最新推荐文章于 2024-12-23 20:22:18 发布

原创

最新推荐文章于 2024-12-23 20:22:18 发布 · 1.5k 阅读

21 ·

CC 4.0 BY-SA版权

文章标签：

#fpga开发 #DDR #JTAG #Master #Slave #EP4CE15 #Quartus

本文介绍了AGMAG16KDDF256芯片，它结合了AG16KFPGA的可编程功能和大容量DDR-SDRAM。文章详细阐述了FPGA的外部封装、内部DDR-SDRAM规格，配置方式（JTAG/AS/PS），以及使用Quartus进行软件开发、管脚分配、迁移和编译的过程，以及如何烧写不同类型的配置文件。

AGM AG16KDDF256 是由 AGM FPGA AG16K 与 DDR-SDRAM 叠封集成的芯片，具有 AG16K FPGA的可编程功能，提供更多可编程 IO，同时内部连接大容量 DDR-SDRAM。

 FPGA 外部管脚
FBGA256 封装，管脚说明请见下表 Table-1：
Table-1 FBGA256 Package 在这里插入图片描述

DDR-SDRAM 说明
内部 DDR-SDRAM 为 128Mbit（16 bits 位宽）容量。由于 DDR-SDRAM 为 2.5V 器件，FPGA的 VDDR 电源管脚都需接 2.5V。
FPGA 的内部 IO 与 DDR-SDRAM 连接，软件中调用的管脚名称请见下表：

配置说明
AG16K 配置方式支持 JTAG，AS（Master）和 PS（Slave）方式，可通过 MSEL[2:0]选择，AG16KDDF256 的 MSEL[2]和 MSEL[0]在封装内接到 GND，需参考外部管脚 MSEL1 下表设置，选择不同配置模式。AS 方式也可通过 JTAG 口直接烧写配置 FLASH。
在这里插入图片描述
软件开发流程
用 Quartus 基于 Cyclone IV EP4CE15F23 为基础完成原始