计算机组成原理期末复习

原创已于 2025-01-07 23:41:41 修改 · 878 阅读

24 ·

CC 4.0 BY-SA版权

文章标签：

#笔记

于 2025-01-02 15:00:06 首次发布

期末复习笔记，搭配学习通一起食用

第一章计算机系统概论

冯·诺伊曼计算机的特点（1.2节）

计算机由运算器、存储器、控制器、输入设备、输出设备五大部件组成
指令和数据以同等地位存于存储器，可按地址寻访
指令和数据用二进制表示
指令由操作码和地址码组成存储程序（按地址访问存储，顺序执行指令）
以运算器为中心

冯·诺伊曼计算机的框图（能区分各个部件的功能）

CPU：中央处理器

I/O：输入设备与输出设备

ALU：算数逻辑单元，完成算术逻辑运算

CU：控制单元

PC：程序计数器，存放当前欲执行指令地址

IR：指令寄存器，存放当前指令

ACC：累加器

MQ：乘商寄存器

X：操作数寄存器

MAR：存储地址寄存器，用来存放欲访问的存储单元地址

MDR：存储数据寄存器，存放从存储体单元取出的代码或准备存入的代码

1.(单选题) 电子计算机的算术/逻辑单元、控制单元及主存储器合称为
A. CPU
B. ALU
C. 主机
D. UP

2.(单选题) 完整的计算机系统应包括
A. 运算器、存储器、控制器
B.外部设备和主机
C.主机和实用程序
D.配套的硬件设备和软件系统

3.(单选题) 冯·诺伊曼机工作方式的基本特点是
A.多指令流单数据流
B.按地址访问并顺序执行指令
C.堆栈操作
D.存储器按内容选择地址

第三章总线

总线的意义

便于在计算机系统增加/减少设备，而不需要额外添加线路。

总线控制：集中式、分布式

集中式 ：链式查询（对故障最敏感）、计数器定时查询、独立请求方式（最快，但每台设备都需要独立的线路）

总线传输周期

一个总线周期分为四个阶段：申请分配阶段、寻址阶段、传数阶段、结束阶段

总线的分类

片内总线芯片内部的总线
系统总线计算机各部件之间的信息传输线
1. 数据总线双向与机器字长、存储字长有关
2. 地址总线单向与存储地址、I/0地址有关
3. 控制总线有出（中断请求、总线请求）有入（存储器读、存储器写、总线允许、中断确认）
通信总线

用于计算机系统之间或计算机系统与其他系统(如控制仪表、移动通信等)之间的通信

传输方式：

串行通信总线
并行通信总线

总线的性能指标

1.总线宽度数据线的根数

2.标准传输率每秒传输的最大字节数(MBps)

3.时钟同步/异步同步、不同步

4.总线复用地址线与数据线复用

5.信号线数地址线、数据线和控制线的总和

6.总线控制方式并发、自动、仲裁、逻辑、计数

7.其他指标负载能力

练手题目：

1. (单选题) 计算机使用总线结构的主要优点是便于实现积木化,缺点是________

A. 地址信息、数据信息和控制信息不能同时出现
B. 地址信息与数据信息不能同时出现
C. 两种信息源的代码在总线中不能同时传送
解析：此题考察了总线结构的优缺点，属于计算机组成原理的基础内容，考查总线结构的核心概念，考点突出。

2. (多选题) 微型计算机中控制总线提供的完整信息是________

A. 存储器和I/O设备的地址码
B. 所有存储器和I/O设备的时序信号和控制信号
C. 来自I/O设备和存储器的响应信号
解析：考察控制总线的功能，涉及到存储器、I/O设备和控制信号的管理，是总线系统基础知识中的重点。

3. (单选题) 总线通信中的同步控制是________。

A. 只适合于CPU控制的方式
B. 由统一时序控制的方式
C. 只适合于外围设备控制的方式
解析：同步控制是计算机系统中总线通信的一个重要模式，理解它对同步和异步通信的基本区别非常重要。

4. (填空题) 系统总线是计算机各部件之间的信号传输线,按传输内容不同,又可分为总线、总线和总线,分别用来传送地址、数据和控制信号、响应信号和时序信号。

解析：此题考察系统总线的分类，属于总线结构的基础知识，较为常见。

5. (填空题) 一个总线传输周期包括阶段、阶段、阶段和阶段,共四个阶段。

解析：总线周期是计算机组成原理中的核心概念，理解总线传输的各个阶段有助于深入理解计算机系统的工作过程，考察重点。

第四章存储器

地址空间与二进制位数

8位的地址线，地址空间为 $2^{8}$ = 256个地址。
16位的地址线，地址空间为 $2^{16}$ = 65536个地址
32位的地址线，地址空间为 $2^{32}$ = 4294967296个地址

存储器的组成

要组成8K×8位的存储器，需要1K×4位多少片？

答案：需要 16 片 1K×4位 的存储器。

要组成16K×8位的存储器，需要2K×8位多少片？

答案：需要 8 片 2K×8位 的存储器。

要组成32K×8位的存储器，需要16K×1位多少片？

答案：需要 16 片 16K×1位 的存储器

注：16K 表示有 16K 个存储单元，每个单元存储一个数据。16位 代表每个存储单元能够存储的 数据宽度，即每个单元存储16个二进制位的数据。

随机存储器=RAM 在程序的执行过程中可读可写

只读存储器=ROM 在程序的执行过程中只读

随机存储器 RAM 的一些类型：

静态随机存储器
动态随机存储器

只读存储器 ROM 的一些类型：

EPROM（可擦除可编程只读存储器）
EEPROM（电可擦除可编程只读存储器）
MROM（掩模只读存储器）
PROM （可编程只读存储器）

动态RAM

通过什么原理来存储信息？

是通过电容器存储信息的。电容器存储的数据会随着时间逐渐泄漏，因此必须定期刷新来保持数据的有效性。

多久要刷新一次？以____为单位刷新？

刷新单位：按行刷新

存储器层次结构

存储器的3个主要性能指标：

缓存 - 主存层次：缓存存储器位于CPU与主存之间，主要作用是弥补CPU处理速度与主存存取速度之间的差距。

主存 - 辅存：构成了计算机的存储层次结构，其设计目标是平衡速度和容量。

地址类型

主存储器：
- 使用物理地址（实际存储器硬件地址）。
- 直接被CPU通过缓存访问。
虚拟存储器（与辅存相关）：
- 使用虚拟地址（逻辑上的地址）。
- CPU通过地址映射表访问，物理地址和虚拟地址之间需要翻译。

缓存Cache

能辨别直接映射、全相联映射、组相联映射的特点

1. 直接映射

每个主存块只能映射到缓存中的特定位置（唯一）。
特点：
- 简单高效，硬件实现容易。
- 冲突较多（多个主存块映射到同一个缓存块时）。
联想：就像64个班，1个班固定只能使用编号为0~7中的某个实验室，其他班不能用。

2. 全相联映射

主存块可以映射到缓存中的任何一个位置。
特点：
- 冲突少（所有缓存块都可以使用）。
- 需要复杂的硬件实现（需要逐块比较，成本高）。
联想：64个班可以任意选择实验室排课，但每次都要确认哪个实验室空闲。

3. 组相联映射

缓存分成若干组，每个主存块只能映射到某一组内的任意一个缓存块。
特点：
- 折中方案，结合了直接映射和全相联映射的优点。
- 冲突较少，实现相对容易。
联想：64个班分成8组，每组可以选1个实验室，灵活性比直接映射好，但复杂度低于全相联映射。

能根据主存和Cache的信息，划分主存地址字段（重点复习：学习通）

主存地址需要分为以下三个字段，根据映射方式的不同，字段划分会有所不同：

标记（Tag）：用来标识当前主存块的地址。
组号（Set/Index）：用来选择对应缓存组。
块内偏移（Block Offset）：用来标识主存块中的具体字节。

计算题（重点复习：学习通）

$t_{c}$ ：缓存访问时间。
h：缓存命中率。
$t_{m}$ ：主存访问时间。

复习例题：例题1. 假设主存容量为512KB，Cache容量为4KB，每个字块为16个字，每个字32位。

（1）块内地址有多少位？

（2）Cache可容纳多少块？因此Cache的地址有多少位？

（3）主存可容纳多少块？主存的地址有多少位？

（4）画出直接映射方式下，主存地址字段各段的位数。

（5）在直接映射方式下，主存的哪些块将被映射到Cache的第5块？

练手题目：

1. (单选题) 存取周期是指________。

A. 存储器的写入时间
B. 存储器进行连续写操作允许的最短间隔时间
C. 存储器进行连续读或写操作所允许的最短间隔时间
解析：存取周期是指存储器完成一次读或写操作后，能够进行下一次读或写操作的最短间隔时间。此题考察存储器的性能参数，理解存取周期的定义是基础概念。

2. (单选题) 和辅存相比，主存的特点是________。

A. 容量小，速度快，成本高
B. 容量小，速度快，成本低
C. 容量大，速度快，成本高
解析：主存（如RAM）通常容量较小，速度较快，但成本较高；而辅存（如硬盘）则容量大、速度慢、成本较低。此题考查了主存与辅存的区别。

3. (单选题) 一个16K×32位的存储器，其地址线和数据线的总和是________。

A. 48
B. 46
C. 36
解析：该题考察存储器芯片的引出线数量，16K表示存储单元数量，32位表示数据线宽度。计算总线数量时，需要根据存储单元数和数据位宽进行分析，最终得出答案。

4. (单选题) 某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是________。

A. 128K
B. 64K
C. 64KB
解析：字长为32位，按字编址时，每个地址单位是32位。因此，256KB存储容量对应的寻址范围是字的个数，而非字节的个数，此题考察按字编址的计算方法。

5. (单选题) 某存储器容量为32K×16位，则________。

A. 地址线为16根，数据线为32根
B. 地址线为32根，数据线为16根
C. 地址线为15根，数据线为16根
解析：该题考察存储器的地址线和数据线的数量，32K表示存储单元数，16位表示每个存储单元的数据位宽。根据存储器的容量，计算出地址线和数据线数量。

6. (填空题) 假设主存容量为128MB，Cache容量为32KB，块长为8个字，每个字32位。

（1）在直接映射方式下，设计主存的地址格式。

（2）在全相联映射方式下，设计主存的地址格式。

（3）在二路组相联映射方式下，设计主存的地址格式。

7. (计算题) 假设CPU执行某段程序时，共访问Cache命中1900次，访问主存100次，已知Cache的存取周期是50ns，主存的存取周期是250ns，求以下结果：

Cache-主存的平均访问时间
Cache-主存系统的效率

第五章输入输出设备

能详述三种数据传送方式的特点

程序查询方式
- 主机与I/0设备串行工作。
- CPU 启动I/O后，时刻查询设备是否准备好。
  - 若设备准备就绪，CPU便转入处理I/0与主机间传送信息的程序。
  - 若设备未做好准备则CPU反复查询，“踏步”等待直到I/O准备就绪为止。
中断方式
- 其特点是主机与 I/O 并行工作。
- CPU 启动 I/O后，不必时刻查询设备是否准备好，而是继续执行程序。
  - 当I/O 准备就绪时，向CPU 发中断请求信号。
  - CPU 在适当的时候响应 I/0 的中断请求,暂停现行程序,传输数据。
DMA方式（并行）
- 其特点是主机与 I/O 并行工作。主存和 I/O 之间有一条直接数据通路。
- CPU启动I/O后，不必查询设备是否准备好，当设备准备就绪后发出 DMA 请求。
- 此时 CPU不直接参与 I/O 和主存间的信息交换，只是把总线的使用权暂时交给DMA传输数据，仍然可以完成自身内部的操作(如加法、移位等)。
- 不必中断现行程序，只需暂停一个存取周期访存（周期挪用），CPU 的效率更高。
效率比较：程序查询 < 中断方式 < DMA方式

练习题目：

1. (单选题) 完整的计算机系统应包括
A. 运算器、存储器、控制器
B.外部设备和主机
C.主机和实用程序
D.配套的硬件设备和软件系统

第六章运算器

码值表示范围（原码、补码、反码等）

十进制转换为二进制。

特殊的码值。

知识总结

最高位为符号位，书写上用“,"(整数)或“.”(小数)将数值部分和符号位隔开
对于正数，原码=补码=反码
- 直接用二进制表示，符号位为 0。
- 示例：十进制数 +7：0,0111
对于负数，符号位为 1。
- 示例：十进制数 -7：1,0111
其数值部分
- 原码除符号位外每位取反-> 反码
  - 符号位保持不变，其余位取反。
  - 示例：十进制数 -7：
    - 原码：1,0111
    - 反码：1,1000
- 原码除符号位外每位取反末位加1-> 补码
  - 反码的基础上，数值部分 末位加1。
  - 示例：十进制数 -7：
    - 反码：1,1000
    - 补码：1,1001
补码与移码只差一个符号位
- 移码是补码的一种变形，符号位按正数处理
- 移码的作用：使比较大小更简单，因为移码可以直接按数值比较大小

分数的浮点规格化表示

例题：将 + $\frac{19}{128}$ 写成二进制浮点数和浮点机中的补码形式。其中数值部分均取 10 位，数符取 1 位，浮点数阶码取 5 位（含1位阶符）。

参考解法：

步骤： ① 写出分子的二进制形式。

② 通过左移小数点，算出分数的真值。

定点表示 $x = 0.0010011000_{2}$ (尾数需要10位)

③ 进一步调整小数点位置，写成 S × r j 的形式，确保S是规格化的。

浮点规格化形式 $x = 0.1001100000_{2}\times 2^{-2}$

④ 阶码 j 和尾数 S 补齐位数。

阶码 j = -2 ，其补码为：原码取反末位+1（1,0010 $\rightarrow$ 1,1101 $\rightarrow$ 1,1110）

浮点机中 [x]补 = 1, 1110; 0. 1001100000

原码一位乘关键步骤：

例题：已知 x = – 0.1110 y = 0.1101 求[x • y]原

① 列好表格，ACC初始为0，MQ初始为乘数（被乘数写在草稿纸）

ACC（累加器）：初始为 0.00000
MQ（乘数寄存器）：初始为 0.1101（即 y 的数值部分）
被乘数：0.1110（即 x 的数值部分）

② 观察真值，真值 n 位，循环 n 次

循环次数：根据乘数位数（4 位），循环 4 次

③ 每一次循环，判断MQ最末位

如果MQ最末位 = 0，ACC + 0
如果MQ最末位 = 1，ACC + 被乘数（看草稿纸，不要加错了乘数）
ACC和MQ，整体逻辑右移（高位补0，低位移走）

④ 循环结束，抄正答案，计算符号位

乘积的符号位 $x_{0}\bigoplus y_{0} = 1\bigoplus 0 = 1$

⑤ 看清楚题目，求[x • y]原就要写原码，求 x • y就写真值。

[x • y]原 = 1. 1 0 1 1 0 1 1 0

验算方法：x 有 4 位小数，y 有 4 位小数，因此结果有 4+4=8 位小数。

重点题目

1. (单选题) 计算机中负责指令译码的是()
A. 算术逻辑单元
B. 控制单元
C. 存储器译码电路
D. 输入输出译码电路

解析：本题考察的是运算器的组成和功能，其中“指令译码”属于控制单元的任务。

2. (单选题) 设寄存器位数为8位，机器数采用补码形式(含1位符号位)。对于十进制数-27，寄存器内容为()
A. 27H
B. 9BH
C. E5H
D. 72H

解析：需要将十进制数-27转为补码，考察补码的转换规则及二进制位数表示。

3. (单选题) 若 [X]补=11101110，则 [X]原为()
A. 1,0010101
B. 1,0010010
C. 0,0010110
D. 0,1101010

解析：此题涉及补码和原码之间的转换，特别是在符号位为“1”的情况下，需要计算负数的真值。

1. (填空题) [X]补= 1,1111对应的真值是__

2. (填空题) 某机字长8位，采用补码形式(其中1位为符号位)，则机器数所能表示的范围是 ~

3. (填空题) 写出 $+\frac{25}{64}$ 的浮点规格化表示，阶码取5位（含1位阶符），尾数取10位（数符1位），在浮点机用补码表示为：阶码 = ，尾数= 。

4. (填空题) 写出 $-\frac{77}{512}$ 的浮点规格化表示，阶码取5位（含1位阶符），尾数取10位（数符1位），在浮点机用补码表示为：阶码 = __ ，尾数= _ 。

5. (计算题) 已知X = 0.11011， Y = - 0.11111，用原码一位乘计算[x • y]原

第七章指令系统

RISC技术特点

选用使用频度较高的一些简单指令，复杂指令的功能由简单指令来组合
指令长度固定、指令格式种类少、寻址方式少
只有 LOAD/STORE 指令访存
CPU 中有多个通用寄存器采用
流水技术：一个时钟周期内完成一条指令
采用组合逻辑实现控制器
采用优化的编译程序

CISC 的主要特征

系统指令复杂庞大，各种指令使用频度相差大
指令长度不固定、指令格式种类多、寻址方式多
访存指令不受限制
CPU 中设有专用寄存器
大多数指令需要多个时钟周期执行完毕
采用微程序控制器
难以用优化编译生成高效的目的代码

隐含寻址

隐含寻址是一种寻址方式，（其中一个）操作数地址已经隐含在操作码中，不需要单独指定操作数地址。

寻址方式

立即数寻址：执行阶段不访问存储器
直接寻址：执行阶段访问存储器一次
多次间接寻址：执行阶段访问存储器多次

PC总是+1吗？

看机器字长 + 编址方式

假如一个字占1个字节，( PC ) + 1
假如一个字占2个字节，( PC ) + 2
假如一个字占4个字节，( PC ) + 4

堆栈寻址

堆栈的分类
- 硬堆栈：基于多个寄存器实现。
- 软堆栈：基于指定的存储空间实现。
基本特性
- 先入后出（一个入出口）：堆栈的操作特点。
- 栈顶地址：由堆栈指针（SP）指向。

有效地址计算题：

例题

D7=11010111，I=0，直接寻址，地址111，所以07H是有效地址，
DF=11011111，I=1，间接寻址，地址号111，即 07H，查表，所以A0H是有效地址
DE=11011 110，I=1，问接寻址，地址号110，即 06H，查表，所以04H是有效地址。
D2=11010010，I=0，直接寻址，地址010，所以02H是有效地址。