新手入门Verilog语言：HDLBits刷题总结（三）

模块部分的9个小题目。

2-3-1 模块

1、首先是对文字知识点的学习：

1、1 模块

“到目前为止，您已经熟悉了 ，这是一种通过输入和输出端口与其外部交互的电路。更大、更复杂的电路是通过将较小的模块和其他连接在一起的部分（赋值语句和始终块 assign statements and always blocks）组合而成的更大模块来构建的。

这形成了一个层次结构，因为模块可以包含其他模块的实例。 单元      

下图显示了一个非常简单的电路和一个子模块。在本练习中，创建一个模块实例，然后将模块的三个引脚（, , and）连接到顶级模块的三种端口（wires , , and）。模块已经为您提供，您必须实例化它连接模块时，只有模块上的端口是重要的。您不需要知道模块内部的代码。模块的代码如下：mod_a

连接模块时，只有模块上的端口是重要的。您不需要知道模块内部的代码。模块的代码如下：mod_a

模块的层次结构是通过在另一个模块中实例化一个模块来创建的，只要使用的所有模块都属于同一个项目（这样编译器就知道在哪里可以找到模块）。一个模块的代码不是写在另一个模块体内的（不同模块的代码没有嵌套）。

您可以通过端口名称或端口位置将信号连接到模块。要进行额外练习，请同时尝试这两种方法。

 1、2 将信号连接到模块端口的两种方法：按位置、按名称

 1、3 练习