【总结】运算放大器与比较器的区别

比较器和运放虽然在电路图上符号相同，但这两种器件确有非常大的区别，一般不可以互换，区别如下:

1、比较器的翻转速度快，大约在 ns 数量级，而运放翻转速度一般为 us 数量级(特殊的高速运放除外)（高增益带来低速度）。
　　一般比较两个输入模拟信号(例如一个输入信号和一个参考信号)并由此产生一个二进制输出，要求较快的响应速度。

2、运放可以接入负反馈电路，而比较器则不能使用负反馈，虽然比较器也有同相和反相两个输入端，但因为其内部没有相位补偿电路，所以，如果接入负反馈，电路不能稳定工作。内部无相位补偿电路，这也是比较器比运放速度快很多的主要原因。

3、运放输出级一般采用推挽电路，双极性输出。而多数比较器输出级为集电极开路结构，所以需要上拉电阻，单极性输出，容易和数字电路连接。

（3）比较器(LM339 和 LM393)输出是集电极开路(OC)结构, 需要上拉电阻才能有对外输出电流的能力 . 而运放输出级是推挽的结构, 有对称的拉电流和灌电流能力 . 另外比较器为了加快响应速度, 中间级很少, 也没有内部的频率补偿 . 运放则针对线性区工作的需要加入了补偿电路 . 所以比较器(LM339 和 LM393)不适合作运放用。

运放在开关电源中主要用于反馈电路、过流保护的采样放大等等。

参考：运算放大器与比较器的区别

1、总结
我们粗略地把运放定义为“高增益的差动放大器”。所谓“高”,指的是对应用,其增益已足够了,通常增益范围在101~10°。由于运放一般用来实现一个反馈系统,其开环增益的大小根据闭环电路的精度要求来选取。20年前,多数运放被设计成通用的模块,适用于各种不同应用的要求。这些努力,企图制造一种“理想”的运放,例如,具有非常高的电压增益(>105),非常高的输入阻抗以及非常低的输出阻抗。但是却以牺牲其它性能为代价,例如速度、输出摆幅和功耗。与此相反,今天的运放设计,从开始就认识到各参数间的折衷关系,这种折衷最终要求在整体设计中进行多方面的综合考虑,因而我们必须知道满足每一个参数的适当的数值。例如,如果对速度的要求高,而对增益误差要求不高,则电路结构的选择应有利于前者,可能会牺牲后者。

运放为差动放大器，增益要求足够高，高增益影响速度，输出摆幅和工号。
引入负反馈，可以适当降低增益，提高速度。

但对于比较器来说，

2、 比较器速度提高方法
电压比较器的电路：　　
电压比较器它可用作模拟电路和数字电路的接口，还可以用作波形产生和变换电路等。利用简单电压比较器可将正弦波变为同频率的方波或矩形波。　　
电压比较器可以看作是放大倍数接近“无穷大”的运算放大器。　　
电压比较器的功能：比较两个电压的大小(用输出电压的高或低电平，表示两个输入电压的大小关系)：　　
当”+”输入端电压高于”－”输入端时，电压比较器输出为高电平；　　
当”+”输入端电压低于”－”输入端时，电压比较器输出为低电平；　　
可工作在线性工作区和非线性工作区。　　
工作在线性工作区时特点是虚短，虚断；　　
工作在非线性工作区时特点是跳变，虚断；　　
由于比较器的输出只有低电平和高电平两种状态，所以其中的集成运放常工作在非线性区。从电路结构上看，运放常处于开环状态，又是为了使比较器输出状态的转换更加快速，以提高响应速度，一般在电路中接入【正反馈】。

总结

总结：比较器一般用于ADC中，要求高速度响应。为保证分辨率，可采用多级级联或者其他高速度方式来（时钟锁存）等方式，。比较器的翻转速度快，大约在 ns 数量级。
比较器不需要考虑小信号，可以多级联放大器增加分辨率，但是会影响传输时延。
其速度响应可以从两个方面来分析：小信号的时延迟，以及大信号时延，对比较器一般在大多数的情况下，两级开环比较器会被驱动到摆率受限。所以需要考虑摆率。
应用于ADC时,比较器重要的性能指标包括工作速度、精度、功耗、输入失调电压(offsetvoltage)和踢回噪声( kickback noise)等。
1、速度-带宽
2、精度-增益
3、功耗
4、输入失调电压
5、踢回噪声：
在A/D转换器中,比较是一项最基本的操作几乎所有类型的A/D转换器都需要采用锁存(Iatch)比较器。根据Figueiredo11的分类,锁存比较器可以分为静态类、AB类和动态类。

实操：
已知主极点，直流增益以及输入信号幅度。
和压摆率和二进制输出电压摆幅。
求比较器传输延时。

求二级运放的正负压摆率。

参考： CMOS比较器

理想比较器

理想比较器：
功能:比较两个输入模拟信号(例如一个输入信号和一个参考信号)并由此产生一个二进制输出增益无限(零失调),延迟为零。

有限增益（非理想）

理想增益是无穷大的，也就是VIL与VIH接近于无穷小。【二进制】二进制输出电压的摆幅为1V。
直流增益为10^4。

参考： 两级开环比较器的设计
wps-两级开环比较器的设计


【二极管思维，用于接口电路，ADC和DAC】

时延（延迟）

比较器的传输时延始终是我们关注的一个重点指标,计时常常引用的公式。以下侧重分析时延的限制因素和设计。

比较器的传输延时主要受到什么限制。
在大信号模式下,比较器的输出 延时受电容充放电电流的限制，即摆率 SR 的限制。
参考：比较器-数模混合设计课题组

小信号时延

（1）小信号时延
压摆率主要描述了运放在大信号输入时候的响应指标，而在正负100mv一下我们应该使用小信号带宽。静态电流越大，其压摆率越大，消耗的就越多。压摆率的绝对值会随着温度的上升而上升。
通常小信号是无法达到DATASHEET的压摆率极限的，大信号才会达到压摆率的极限。
小信号可以保证运放工作在线性区，上升时间仅仅是由运放的带宽所限制。
假设比较器的最小输入电压差为比较器的精度，定义比较器的最小输入电压为：

以一个开环比较器为例子，已知主机点wc=10^5 rad/s,在 国际单位制 中，角频率的单位是弧度/秒 (rad/s)。 每个物体都有由它本身性质决定的与 振幅 无关的频率，叫做固有角频率。 在力学，光学，交变电路中，角频率都有着较为广泛的应用。
w=2πf。w的单位是rad/s,表示单位时间内转的弧度，1弧度=1/(2π)圈。f的单位是Hz，表示单位时间内转的圈数，1Hz=1/T=1/second,（秒的倒数）。所以1rad/s=1/(2π) Hz 。
SR=

大信号时延-摆率SR

(2)大信号时延大信号情况下, 如果对电容的充放电决定了电路的响应时间,时的传输时延为:则出现摆率限制的情形,。
压摆率主要描述了运放在大信号输入时候的响应指标，而在正负100mv一下我们应该使用小信号带宽。静态电流越大，其压摆率越大，消耗的就越多。压摆率的绝对值会随着温度的上升而上升。

先说说压摆率， 压摆率被定义为运放输出电压可以达到的， 最大摆动速率， 它以 V/us 为单位 。测量压摆率时可以在运放的输入端， 加入一个较大的阶跃信号， 比如 1V 幅值， 然后测量输出端的电压摆动， 即测量输出电平从最终输出量的 10% 增加到 90% 时的时间间隔。 压摆率主要描述了，运放在大信号输入时的响应指标， 而在正负 100 毫伏以下的小信号 我们应该使用小信号带宽这一指标 。

slew rate 就是电压转换速率（Slew Rate），简称压摆率。其定义是在1微秒时间里电压升高的幅度，就是方波来测量时就是电压由波谷升到波峰所需时间，单位通常有V/s，V/ms和V/μs三种。
如果电压转换速率不高，在信号来了时不能准确及时跟上，信号消失后放大器只能跟上了原信号电平的一半或更低，令信号的幅度比信号缩小，分析力也就差了。【决定了信号响应的速度。】
压摆率可认为，当输入运放一个阶跃信号时，运放输出信号的最大变化速度

注意：对于二级运放，其具有正负摆率SR+与SR-。

运放的SR主要限制在内部第二级的Cc电容上。这个电容同时也决定着运放的带宽。那运放的压摆率，主要是由于对第二级的密勒电容充电过程的快慢所决定的。这个电容的大小会影响到运放的压摆率，同时充电电流的大小也会影响到充电的快慢。这也就解释了，为什么一般超低功耗的运放压摆率都不会太高。好比水流流速小，池子又大。只能花更长的时间充满池子。
SR对放大电路的影响了。它的直接影响，就是使输出信号的上升时间或下降时间过慢，从而引起失真。

上图是测试的OPA333增益G=10时波形。由于OPA333的增益带宽积为350kHz，理论上增益为10的时候的带宽为35kHz。但上图是24kHz时测试的结果。显然输出波形已经失真，原因就是压摆率不够了。带宽也变成了27kHz左右。

压摆是产生建立时间原因，也是限制运放速率的重要因素！
参考：运放（三）-压摆率

可是如何知道这个SR值是否满足我们的要求呢？这个工程师就开算啦：信号是2MHz，周期是0.5us，最大输出幅度2V，那么芯片就需要在半个周期内将信号放大的2V，也就是2V/0.25us=8V/us。乍一想好像对，可是一般的信号都是正弦波啊，这样算的话，信号都被拉成了三角波了。如是乎，又是Google，又是Wikipeida，找到以下证据。

参考：运放的转换速率（压摆率）SR的意义和如何选取

总结：

增益与时延的折衷。

多级级联，增加比较器的响应速度。【增大带宽，缺点是稳定性的问题。】

两级开环比较器

在大多数的情况下，两级开环比较器会被驱动到摆率受限，此时，传输时延由下式计算：

附带说明一下如何选择摆率受限或线性响应受限来估算比较器的传输时延：

也就是说，当摆率小于此时线性响应的小信号速度的时候，则根据摆率来估算比较器的时延。

注：比较器中通常加入预放大器来提高比较器的性能,请分析原因。
单级放大器难以同时实现高精度和高速度常使用多级小增益放大器级联，低增益多级级联比较器的速度快于单级高增益比较器。

也就是说，SR=I/C。但是充放电的时候，压摆率不同。
充电电路，M6断开，单纯由M7的电路I7充电。SR+。
放电电路，M6开启，M6输出为低，2节点输出为高，电流I6将其拉低。

架构

比较器按照结构划分可以分为开环运放架构比较器和动态锁存比较器两大类。开环运放架构比较器
可以通过设计运放的开环增益而达到很高的分辨率，但是比较速度却由于运放有限的带宽而常常受到限制。动态锁存比较器由于其基于正反馈网络的比较原理，一般具有较快的比较速度，但是动态锁存比较器的分辨率一般非常有限。而且，和开环运放架构的比较器相比较，动态锁存比较器的等效输入噪声和输入失调电压一般会比较高。
1、开环架构：高分辨率，低比较速度。
2、动态所存比较器：高速度，低分辨率，输入噪声和输入失调较大。

锁存比较器(应用于ADC)

随着现代通信技术的广泛应用,高速低功耗的电子设备成为市场的主流,这些设备都依赖高性能的模数转换器(ADC),特别是对速度的要求越来越高,高速ADC成为决定设备性能的关键因素。而电压比较器是模数转换电路中的重要模块,比较器的性能往往对转换器的转换速度和精度具有决定性的影响,高速比较器的设计是高速ADC设计的关键。
应用于ADC时,比较器重要的性能指标包括工作速度、精度、功耗、输入失调电压(offsetvoltage)和踢回噪声( kickback noise)等。
1、速度-带宽
2、精度-增益
3、功耗
4、输入失调电压
5、踢回噪声：

在A/D转换器中,比较是一项最基本的操作几乎所有类型的A/D转换器都需要采用锁存(Iatch)比较器。根据Figueiredo11的分类,锁存比较器可以分为静态类、AB类和动态类。

1、静态锁存比较器

静态锁存比较器通常由预放大器和A类交叉耦合锁存器组成。这类比较器在复位和再生阶段都存在静态电流,故功耗较大;并且有两个极点,速度较低。但该类比较器可以通过提高预放大器的增益,减小锁存器的失调电压,因此可获得较高的分辨率[2)。

采用预放大级、判断级、输出级这一结构设计的比较器具有低输入失调电压和低踢回噪声，预放大器进行输入信号的放大以提高输入信号的灵敏度，并且把比较器的输入信号与来自正反馈判断级的踢回噪声隔离开，这一点对保证电路的性能非常重要。

参考：高速CMOS钟控比较器的设计
基于预放大锁存理论,设计了一种高速钟控比较器,它包括三个主要部分:预放大器、判断级电路、输出缓冲器。在SMIC 0.18μm CMOS工艺模型和1.8 V电源电压下,采用Hspice对比较器电路进行仿真,结果表明在500 MHz的时钟频率下,精度可达0.3 mV,功耗仅为26.6μW。该电路可以应用在高速Flash ADC电路中。

2、AB类锁存比较器

AB类锁存比较器通常由差分对和AB类交叉耦合锁存器组成。它的再生过程是由两个交叉耦合的锁存环完成的。在再生时,它能很快地增大电流,对输出点进行充电。因此,较之静态锁存比较器,它能用更低的功耗获得更快的速度。

3、动态类锁存比较器较大

而动态锁存比较器仅在再生过程中消耗电流,因此它的功耗最小,但失调电压较大。

参考：动态锁存比较器(Strong Arm Latch)

图3显示了一个类似于[4]中用于将微小差异放大到CMOS电平的动态CMOS锁存器。在该电路中，Φ低时，M5关断，S1、S2开，锁存器感知输入Vini、Vin2-， Φ高时，S1、S2关断，将X、Y节点与输入端子隔离，M5开断，启动再生。为了简化计算并估计图3中锁存器偏移量的下界，这里只考虑M1和M2之间以及S1和S2之间的失配。在实践中，M3和M4之间的不匹配等其他误差进一步增加了偏移量。仅考虑M1、M2和S1、S2失配时，锁存器的输入偏移量可表示为m =4TH +TH.

动态CMOS锁存器的设计约束为了使比较器的操作与系统的其他部分同步，以及提供产生输出逻辑电平所需的增益，再生放大器通常被用作最后的比较器级。

参考：模拟IC学习（二）：比较器

锁存比较器的性能与改善

1、锁存噪声
无论何种类型的锁存比较器,都是通过正反馈机制,将输入的模拟信号再生成数字信号。在再生,节点,较高的电压变化会通过寄生电容耦合到输入,端,形成踢回噪声(Kickback Noise),从而破坏输入,信号。
预放大器进行输入信号的放大以提高输入信号的灵敏度,并且把比较器的输入信号与来自正反馈判断级的踢回噪声隔离开,这一点对保证电路的性能非常重要。
【1、提高输入信号的灵敏度 2、隔离正反馈判断级的踢回噪声。】
参考：低踢回噪声锁存比较器的分析与设计
前置放大器设计中的一个重要问题是输入噪声。MOS器件的闪烁噪声相当大:因此,输入端必须使用大晶体管,除非通过抵消抵消来降低噪声。如果在每个周期取消比较器的偏移量,则偏移量取消和比较之间的时间间隔不超过几十纳秒。

设计了一种低踢回噪声锁存比较器,着重分析和优化了比较器的速度和失调电压。在0. 35 um CMOS工艺条件下,采用Hspice对电路进行了模拟。结果表明,比较器的最高工作频率为200 M Hz,分辨率在6位以上,灵敏度为0.3mV;在25V电源电压下,功耗为70uw。
本文通过理论和仿真对比较器结构进行了分析,优化预放大电路和比较电路,设计了一种由预放大级、判断级、输出级构成的钟控比较器。把时钟脉冲应用于比较器的设计,极大地提高了比较器的性能和速度,该结构的比较器具有低输入失调电压和低踢回噪声的特点,速度快,精度高,适用于高速Flash ADC电路。

2、速度与失调
此外,锁存比较器的速度和失调也是一对矛盾(3]。为了提高比较器的性能,它们之间需要进行折中。本文通过加入踢回噪声减小电路,设计了种AB类锁存比较器,着重分析和优化了比较器的速度和失调电压
此外,锁存比较器的速度和失调也是一对矛盾,为了提高比较器的性能,需要在它们之间进行折中。
采用预放大级、判断级、输出级这一结构设计的比较器具有低输入失调电压和低踢回噪声,

在当今的高速adc中,由于考虑到功耗和面积,越来越多的高速adc都没有像传统高速adc一样采用专门的采样保持电路(sha),因此比较器偏移的可用冗余变小。又因为考虑到高速adc的速度,所以需要将比较器的输入晶体管尺寸做到足够小以此来减小寄生提高速度,一般采用对应工艺的最小尺寸,而晶体管尺寸越小,失配越大,这样会造成比较器输入偏移量非常大。

ref

1992.高速、高分辨率比较器的设计技术
在高速模数转换器中，比较器的设计对其整体性能的实现有着至关重要的影响。将大量比较器并联以获得高吞吐率的变换器结构对这些电路的延迟、分辨率、功耗、输入电压范围、输入阻抗和面积都有严格的限制。此外，在低压规模的VLSI技术中，比较器电路的器件失配较大，电压范围有限，严重影响了测量精度。
【低压失配更大、】
本文介绍了在BiCMOS和CMOS VLSI技术中用于并行a /D转换器的比较器设计技术。所提出的方法旨在提高分辨率和速度，同时保持低功耗、小输入电容和低复杂度。该技术在BiCMOS和具有12-b分辨率的CMOS比较器的实际设计背景下，在10mhz的比较速率下进行了介绍。BiCMOS比较器采用一个低增益前置放大器和两个再生放大器，在高达10mhz的时钟频率下实现200 uV的偏移。在CMOS比较器中，前置放大器和后置锁存器均采用偏置消除技术，在10mhz频率下实现小于300 μV的偏置。
s a low-gain Preamplifier followed by two regenerative amplifiers to achieve an offset Of 200 uV at clock as high as 10 MHz.
【】