FPGA设计流程

1、设计输入，使用HDL语言编写代码；

2、功能仿真（前仿真）

对设计的电路进行功能仿真，检查设计和逻辑错误。尽量避免反工，越是设计后期，出现问题越难改正，代价越大；

3、综合

将较高层次的系统行为设计翻译为门级逻辑电路。即将设计功能映射到实际硬件上。

4、优化

对综合后的结果，根据布尔方程功能等效的原则，用更小更快的综合结果代替一些复杂的单元，这是减小电路规模的一条必经之路。

5、布局布线

6、时序仿真（后仿真）

根据布局布线结果，进一步验证电路时序

7、生产