- 博客(7)
- 收藏
- 关注
RSS订阅转载 本地笔记小工具的推荐-mybase - 转
我本来是没有养成一个良好的随处记笔记的好习惯的，直到我看到了我的同事用的一个小软件，用起来很方便，没错，就是这一款-mybase，后来在网上查找了一番，发现了个不错的博主写的一些东西，如下：1，前言。这是很早前就计划的一篇文章，其实就是分享我个人最钟爱也最常使用的一款知识管理神器：mybase。怎么样，如果你看着这样一个界面心动了，那请你先感谢我一下，哈哈。因为我保证，在我以往N次安利给自己朋友的时候，他们大概都看到软件原始的界面之后，感觉不过如此，或者感觉不知何物，，也就拿我分享的珍宝当成普通物什
2020-05-28 11:33:28
3153
原创 FPGA 超级实用的约束技巧，当时序遇到怎么编译都不可行的时候可以考虑用下面的方法
Floorplanning在vivado中，可以将某一个模块的代码固定在某一个范围内，可以使用Floorplanning功能。首先完成一次编译后，选择open Implemented Design功能，选择目标模块，再选择Draw Pblock功能，可以在右侧画出你想要将其布局的地方。完成后选择保存。注意所选择的范围区域的资源足够模块代码使用。Fix cells当FPGA时序约束比较困难时，某个模块的代码容易出现问题，我们可以首先针对易出现问题的模块编译出一个简易无时序...
2020-05-28 11:14:44
1797
转载 用 FPGA 产生高斯白噪声序列的一种快速方法
用 FPGA 产生高斯白噪声序列的一种快速方法http://www.21ic.com/app/eda/200903/34016.htmhttp://www.21ic.com/app/eda/200912/52077_2.htm
2018-01-13 15:46:32
3761
原创 fir 滤波器 链接 xilinx fir滤波器IP
http://xilinx.eetrend.com/blog/8602http://blog.youkuaiyun.com/weiweiliulu/article/details/40151053
2017-12-25 11:26:13
600
转载 利用FPGA的IP核实现FIR滤波器
一、首先是设计指标：采用最优化设计方法（firpm），设计一个阶数为16阶（长度为17）的线性相位低通FIR滤波器，截止频率为500hz，fs=2000hz。，系数量化位数为12bit，输入数据位宽为12bit，输出数据位宽为25Bit，系统时钟为2khz。 二、设计流程：（1）利用MATLAB设计滤波器系数，浮点数类型。（2）Matlab测试滤波器性能，输
2017-12-25 10:35:27
12730
3
原创 VGA连接电平转换适用芯片，匹配电平
工控模块VGA 在连接外部VGA接口时，需要注意电平转换。可采用下列方式7通道集成ESD解决方案适用于VGA端口，集成电平转换器及匹配阻抗。TPD7S019-15DBQR
2017-01-18 17:13:14
1807
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人