- 博客(14)
- 收藏
- 关注
RSS订阅原创 ZYNQ裸核通过PS读取QSPI FLASH中的Bin文件实现动态加载问题
本文总结了ZYNQ动态加载bit文件的调试关键点：1）使用Vivado工具生成BIN文件；2）DDR空间需预留足够容量存储BIN文件；3）重新加载后需复位并重新初始化PL端外设；4）切换位模式前必须执行PL端整体复位。调试过程中需特别注意Flash读取、DDR地址分配、外设复位等环节，否则可能导致程序崩溃。作者参考了相关技术文章，并针对实际调试问题补充了具体实现细节和注意事项。（149字）
2025-09-05 18:10:40
490
原创 ZYNQ W25Q256JV QSIP高地址读取调试
本文介绍了在ZYNQ平台上调试华邦W25Q256JV Flash动态加载功能的过程。针对官方QSPI示例程序不兼容256Mb Flash的问题，通过修改Flash配置索引表添加支持。发现128Mb以上空间读写异常的原因是芯片默认采用3字节地址模式，需切换到4字节模式（指令0xB7）才能访问高地址空间。文中给出了检查状态寄存器3（ADS位）和切换地址模式的代码实现，并指出该操作只需上电时执行一次。最后通过读取ADS位验证模式切换是否成功，为Flash大容量存储应用提供了解决方案。
2025-09-05 17:26:11
773
原创 ZYNQ串口粘包后数据分割
前段时间由于我下位机和上位机沟通不到位导致他发送指令是几条指令同时下发，下位机未能完全处理而出错，但上位机由不想改，所以只能为自己沟通不当的行为买单。这篇文章本身没什么技术含量，权当记录。
2025-06-18 11:48:40
191
原创 AXI驱动DDR之上板验证
原本我是准备把上板验证跟接口实现放在一篇文章里的，最后想了想还是分开。一是上板验证的图比较多；二是想说说调试过程中遇到的问题。其中整个功能的验证在上周我已经完成，最开始我整个功能都是放在BD里面的，由于修改过程中只要动了verilog代码就要重新导BD，又要重新改接口时钟，很麻烦，所以优化了一下。
2024-10-23 18:04:06
695
原创 AXI驱动DDR之实现AXI_Full Master接口
ps端通过S00_AXI接口读写DDR；PL端通过S01_AXI接口读写DDR；通过axiM模块来驱动S01_AXI。
2024-10-23 17:12:26
815
原创 AXI驱动DDR之AXI总线
类型说明AXI4-Full用于高性能内存映射需求，即今天主要介绍的。AXI4-Lite用于简单的地吞吐量内存映射通信（例如，进出控制寄存器和状态寄存器）用于高速流数据（IP核用的比较多，比如DDS,FFT）
2024-10-23 15:43:56
1438
原创 FPGA FIFO调试小bug记录
由于项目需要一个AXI驱动程序，在最初仿真过程中，由于偷懒不想去造仿真数据，只仿真了写的时序。上板后，写过程没有多大问题，读过程就和设计不一样了，读过程我写了个状态机突发读16长度的，用FIFO缓存读的数据；有倒回去查看了我写我写的代码，发现是en和data反了，这时我才想明白。读过程中有很多时候最低位都是1，导致FIFO一致在写，所以很块FIFO就写满了，而且FIFO写的过程也没有停，就存在了FIFO无法读空的情况。接着马上回过头来看了一下读的代码，初没找到原因（看的不仔细），没办法只能仿真读时序了。
2024-10-18 23:27:02
508
原创 ZYNQ中内存数据导出及matalb读取BIN文件数据
摘要：本文介绍了两种数据操作方法：1)在ZYNQ平台通过XSCT Console控制台进行数据保存，使用mrd命令将指定内存地址的数据保存为.bin文件；2)在Matlab中读取.bin文件数据的简单方法，使用fopen和fread函数读取二进制数据。文章提供了详细的命令步骤和参数说明，特别是对ZYNQ数据保存中的地址和长度单位进行了重点说明。
2023-10-20 15:06:53
1154
1
原创 ZYNQ中UART的FIFO复位
网上介绍ZYNQ中UART的文章有很多，在这里就不多介绍了，大多数讲了怎么配置，然后做回环测试，但都没有讲过数据长度错了之后怎么去清空的问题。
2023-09-27 09:55:39
1192
1
原创 51单片机学习笔记—按键延时控制程序
/*************************** 说明: 当按键按下后，延时1s后，点亮LED保持；当再次按下按键后，延时1s后，熄灭LED保持**************************/#include <reg52.h>#define uint unsigned int #define uchar unsigned charsbit key = P3^2;//定义按键端口sbit led = P1^0;//定义LED灯端口bit flag;//定义标志位v
2020-06-02 10:26:57
3580
Xilinx AXI Memory Mapped to Stream Mapper v1.1产品指南
2024-10-24
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人