二、20【FPGA】FPGA开发中常用的IP核——PLL/ROM/RAM/FIFO

前言

学习说明此文档为本人的学习笔记，注重实践，关于理论部分会给出相应的学习链接。

学习视频：是根据野火FPGA视频教程——第二十三讲  到 第二十七讲
https://www.bilibili.com/video/BV1nQ4y1Z7zN?p=3

这里进行常用的IP核简单的介绍，如果深度学习推荐数据：

《Xilinx系列FPGA芯片 IP核详解》

理论应用

        IP（Intellectual Property）即知识产权。美国 Dataquest 咨询公司将半导体产业的 IP 定义为“用于 ASIC 或 FPGA 中的预先设计好的电路功能模块”。简而言之，这里的 IP 即电路功能模块。IP 核在数字电路中常用于比较复杂的功能模块（如 FIFO、RAM、FIR 滤波器、SDRAM 控制器、PCIE 接口等）设计成参数可修改的模块，让其他用户可以直接调用这些模块。随着设计规模增大，复杂度提高，使用 IP 核可以提高开发效率，减少设计和调试时间，加速开发进程，降低开发成本，是业界的发展趋势。利用 IP 核设计电子系统，引用方便，修改基本元件的功能容易。具有复杂功能和商业价值的 IP 核一般具有知识产权，尽管 IP 核的市场活动还不规范，但是仍有许多集成电路设计公司从事 IP 核的设计、开发和营销工作。

分类依据：产品交付方式

• HDL语言形式 --- 软核

      硬件描述语言；可进行参数调整、复用性强；布局、布线灵活；设计周期短、设计投入少

• 网表形式 --- 固核

         完成了综合的功能块；可预布线特定信号或分配特定的布线资源

• 版图形式 --- 硬核
            硬核是完成提供设计的最终阶段产品—掩膜（Mask）；
  缺乏灵活性、可移植性差；更易于实现IP核的保护。       

缺点：

 IP核往往不能跨平台使用
IP核不透明，看不到内部核心代码
定制IP需额外收费    

IP 核生成工具提供的 IP 核主要有以下几类：

1、数学运算模块，包括累加器、乘加器、乘累加器、计数器、加/减法器、实/复数乘法器、除法器、CORDIC 算法器、DSP48 宏和浮点数操作器。

2、存储器构造模块，包括块存储器和分布式存储器、先入先出存储器（FIFO）和移位寄存器。

3、DSP 功能，包括直接数字频率合成（DDS）编译器、数字上变频/下变频（DUC/DDC）编译器、有限冲激响应（FIR）滤波器、级联积分梳状（CIC）滤波器、离散傅里叶变换（DFT）和快速傅里叶变换（FFT）。

4、信道纠错码，包括 RS 码编码器和译码器、卷积码编码器、Viterbi 译码器、Turbo码编/译码器和低密度奇偶校验码（LDPC）编码器等。

5、网络应用，包括媒体访问控制器（MAC）、以太网物理编码子层/物理介质连接(PCS/PMA)、网络负载统计、以太网拓展连接单元接口（XAUI）、减少引脚使用的XAUI（RXAUI）、MAC 封装包和音/视频桥接（AVB）端点。

6、FPGA 结构属性，包括时钟向导、高速串行收发器（GTX/GTP）和系统监视向导。

7、连接器，包括标准总线接口（如 PCI/PCI-X、PCI Express、CAN）和数据接口（如以太网、RapidIO 等）。

8、调试和验证，包括逻辑调试内核（集成控制器核（ICON）、集成逻辑分析核（ILA）、虚拟输入/输出核（VIO）、Agilent 跟踪核（ATC2）、误比特率测试核（IBERT）和集成总线分析核（IBA）。

9、针对不同设计方法的特殊IP核，包括用工程导航工具进行逻辑设计的IP核、用Xilinx系统生成工具进行DSP算法设计的IP核，以及用Xilinx平台开发环境（XPS）或 PlanAhead进行嵌入式设计的IP核。

本章将重点介绍几个常用的 IP，如锁相环（PLL）、FIFO、RAM、ROM 等，详细说明各 IP 核的功能以及其使用方法，通过使用这些简单的 IP 核来掌握所有 IP 核的基本使用方法，起到抛砖引玉的效果。

实战演练

 一、PLL（锁相环）IP核   

1.1 PLL简介

        PLL（Phase Locked LoopP，即锁相环）是最常用的 IP 核之一，其性能强大，可以对输入到 FPGA 的时钟信号进行任意分频、倍频、相位调整、占空比调整，从而输出一个期望时钟，实际上，即使