2021-04-21 动态数码管依次显示0的VHDL程序

原创

已于 2022-04-11 23:38:09 修改 · 2.5k 阅读

35 ·

CC 4.0 BY-SA版权

文章标签：

#VHDL

于 2021-04-21 18:47:45 首次发布

该博客介绍了使用Quartus II 9.0和EPF10K20T144-4板载进行VHDL编程，实现动态数码管依次显示数字0的过程。通过设置时钟、控制信号和段位，利用三个进程来控制数码管的开关、计数和段码显示。实验中还强调了创建工程、配置引脚和驱动程序安装的注意事项，并提供了代码实现和烧录步骤。

动态数码管依次显示0的VHDL程序

前言
本次实验所用软件为Quartus||9.0，所用板载为EPF10K20T144-4。

注意事项
（1）创建VHDL工程时选择板载系列一定要按照板载芯片上的系列选中。
（2）目前使用的Quartus || 9.0不支持输入汉字的功能，只支持显示汉字的功能，所以想要在上面显示汉字，得先在记事本中写好自己要写的汉字内容，然后再复制粘贴到Quartus || 9.0上的文件中。
（3）安装驱动程序前一定要记得禁止驱动程序签名。
（4）配置完引脚以后一定要记得要再编译一次。

实验题目
1、实现8段数码管依次显示0的VHDL程序。

代码实现
1、实现思路如下，设置一个名为s的8位的STD_LOGIC_VECTOR用来控制8个数码管的电路开关（注：0为开，1为关），一个名为q的7位的STD_LOGIC_VECTOR，用来接动态数码管的A到G引脚，然后再设置一个名为clk的时钟，用来控制数码管的依次显示。（注：代码如下）

library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;

entity Digital_tube_1 is
port(
clk:in std_logic;--------------------------

最低0.47元/天解锁文章