- 博客(15)
- 收藏
- 关注
RSS订阅原创 使用USBSOF做CTC时钟精度校准——USB通信场景的选择
CTC：内部时钟校准器（Clock Trimming Controller）USBSOF ，是MCU做从机时的 “帧同步信号”，用于时钟精度校准。输入：PLL后时钟+USBSOF 输出：系统时钟（SYSCLK）USB 通信场景需要使用(时钟精度要求高)，频率精度比多数晶振高。
2025-11-19 17:11:14
144
原创 无题。。。。
这一过程，它引入c作为一个额外临时的中间状态空间来实现ab互换。这个问题用递归推导而不要用树形直观思维，要爬到第n阶台阶，楼梯有 N 阶，上楼可以一步上一阶，也可以一步上二阶。[过去状态] → [当前状态] → [未来状态]：如果最后一步是1步，那么之前必须爬到第n-1阶。：如果最后一步是2步，那么之前必须爬到第n-2阶。：爬到第n阶的最后一步要么是1步，要么是2步。当实现冒泡排序等等简单排序时我们通常会用到。这种思维可以抽象为一个通用的。计算共有多少种不同的走法。：每次只能走1步或2步。
2025-09-28 10:07:25
388
原创 GPIO寄存器分析
每个GPIO端口有两个32位配置寄存器(GPIOx_CRL，GPIOx_CRH)，两个32位数据寄存器(GPIOx_IDR和GPIOx_ODR)，一个32位置位/复位寄存器(GPIOx_BSRR)，一个16位复位寄存器(GPIOx_BRR)和一个32位锁定寄存器(GPIOx_LCKR)。
2025-09-08 11:08:56
366
原创 SPI总结
SPI是一种单主多从架构的高速全双工通信总线，使用2/3/4根信号线进行通信：一根时钟线SCLK，两根数据线MOSI(主出从入)、MISO(主入从出)，一根从设备选择(片选)信号线CS（也称为NSS、SS）
2025-09-01 10:33:25
391
原创 3.3V逻辑电平（TTL）的uart传输距离问题
— 比如同样用普通杜邦线，9600bps 波特率可能传 10 米，1Mbps 波特率可能连 1 米都传不了。单端 UART（如常见的 3.3V/5V 逻辑电平 UART）的传输距离，受限于。
2025-08-29 14:21:45
693
原创 SysTick系统定时器总结
SysTick是ARM Cortex-M内核集成的24位递减计数器，可以基于处理器时钟频率或参考时钟频率（通常为片上时钟源）来运行。它属于 NVIC 的一部分，且可以产SysTick 异常（异常类型 #15）。
2025-07-28 11:02:42
692
原创 时钟树总结（STM32F301C8T6为例）
（从时钟树可以看到HCLK=FCLK）问题：为什么先调整等待Flash周期（LATENCY），再配AHB总线时钟HCLK，然后配系统时钟SYSCLK，最后配置APB1\2总线时钟PCLK？对硬件抽象层的Drivers\STM32F1xx_HAL_Driver\Src\stm32f1xx_hal_rcc.c的源码大概解析。：配置系统时钟（SYSCLK）、AHB 总线时钟（HCLK）、APB 总线时钟（PCLK1/PCLK2）对两个rcc_hal.c总结。
2025-07-19 10:59:32
446
原创 透传实现原理
而重导向，就是将ABuffer里面的数据只经过结束透传条件判断，后使用B_TX进行直接转发。也就是A_RX>ABuffer>AT指令解析>A_TX链路变成了A_RX>ABuffer>结束指令解析>B_TX。当数据从A_RX进入ABuffer时，AT指令解析函数会对ABuffer进行读取与解析。而默认情况下解析后的结果会输出到A_TX。当解析到TTMODE指令时，函数将开启重定向模式。首先需要从AT命令模式的运行原理入手。
2025-06-11 09:48:55
305
原创 day02_关于迁移vscode中的嵌入式uwb（nRF）项目和开发环境。并且导入nRF Connect SDK。
1.将 C:\ncs 里的所有文件复制至另一设备。3.一般来说toolchains可以被扩展找到而。5.在 VSCode 中打开。ist，在另一设备导入。
2025-04-22 10:16:45
360
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人