2404_89853580的博客

在许多精密设备中电控需要准确的脉冲信号来作为驱动，且脉冲信号时常需要灵活变化，这要求脉冲有足够高的幅度，准确可调的脉宽和准确可调的延时。 本文记录了一个基于PZ7020-StarLite开发板制作的串口控制的延时脉冲发生器研发过程，并为其设计了一个简单的控制软件。 AXI-LITE是AXI总线中的一种，适用于轻量化的访问，该延时脉冲发生器的开发只需要按照通信指令操作几个寄存器，所以使用AXI-LITE寄存器来实现。 AXI-LITE有以下特点：

NFS（全称Network File System）服务用于支持linux驱动的开发。NFS 是一种分布式文件系统协议，允许网络中的计算机像访问本地存储一样访问远程主机上的文件。它是 Linux/Unix 世界中实现文件共享的标准方式，类似于 Windows 环境中的“网络驱动器映射”。可以把 NFS 想象成将服务器上的一个文件夹“嫁接”到你的本地电脑上，让你在使用时感觉它就是本地硬盘的一部分。

使用parameter关键字定义状态机的各状态，所有状态的集合就叫做状态空间：使用reg关键字定义状态寄存器和下一状态变量这里需要注意的是这两个reg变量的位宽应该和状态空间中的状态常量位宽一致。在定义状态空间时，一般使用更加直观，译码更加简单的独热码的形式来定义，独热码是指每个状态只有一个寄存器置位（置1），译码逻辑简单：此时状态寄存器和下一状态变量位宽也应该是四。本文对状态机进行了详细的介绍，主要介绍了状态机的设计，状态机的设计可以归结为两个组合逻辑和一个时序逻辑的组合。

本文介绍了 ZYNQ7 FPGA 时钟资源的配置与管理，为 FPGA 时钟设计提供了实用的参考。介绍了 ZYNQ7 系列 FPGA 的时钟资源管理。全局时钟（Global Clock）用于驱动整个 FPGA 的高速逻辑，区域时钟（Regional Clock）则用于局部区域，具有更灵活的资源分配。文中详细说明了不同的时钟缓冲器（如 BUFG、BUFH、BUFR）及其用途，展示了时钟信号的分发路径。介绍了时钟管理模块 CMT，包括 MMCM 和 PLL，用于时钟倍频和抖动过滤。

在讲解亚稳态前，先介绍一下亚稳态的源头 —— 触发器。

Verilog语育最初是于1983 年由Gateway Design Automation 公司为其模拟器产品开发的硬件建模语言。Verilog 语言于1995 年成为IEEE 标准，称为IEEE Std 1364-1995，也就是通常所说的Verilog-95。Verilog-2001是对Verilog-95的一个重大改进版本。功能定义的方法有三种：assign关键字、always关键字、例化实例元件。其中assign只能用于描述组合逻辑功能，always可以描述组合和时序逻辑功能。

1）ZYNQ全称2）SoC:system on chips(片上系统)，对比集成电路的SoB（system on board）3）ARM：处理器架构，基于RISC（精简指令集），对比X86架构基于CISC（复杂指令集）4）ASIC：Application-specific Integrated Circuit（专用集成电路）；5）SOPC:System-on-Programmable-Chip（可编程片上系统）；6）APSOC。