- 博客(21)
- 收藏
- 关注
RSS订阅原创 网口变压器的作用以及设计要点
网口变压器（也称为网络变压器、以太网变压器、LAN变压器或数据汞）是网络接口（如RJ45端口）中的关键磁性元件，位于PHY（物理层芯片）和RJ45连接器之间。设计要点：确保变压器两个初级线圈（或次级线圈）的对称性（电感、电阻、电容一致）。在支持以太网供电的设备中，变压器的中心抽头用于注入（PSE设备，如交换机）或提取（PD设备，如IP摄像头）直流电源。变压器本身的设计（如屏蔽结构）以及其中心抽头连接的去耦电容（用于PoE滤波和提供共模返回路径）对设备的电磁兼容性（辐射和传导干扰）有很大影响。
2025-08-13 16:26:23
960
原创 为什么打电话要收费，而接听电话不收费
虽然接听也占用资源，但通过向主叫方收费，已经能够有效覆盖整个通话过程的成本（包括主叫端的建立成本和双方的通话时长成本）。收信人接收信件本身通常不需要付费（免费接听），邮局（运营商）的主要服务成本体现在处理寄出信件的过程中。：通过互联网进行的语音通话（如微信语音、WhatsApp Call、Skype），其成本结构和商业模式与传统电话不同，主叫和被叫通常都不直接按通话时长收费（消耗的是数据流量或WiFi）。：在竞争激烈的市场，“被叫免费”是一个强有力的卖点，能吸引和留住用户。，要求运营商实行“接听免费”。
2025-07-21 11:32:51
1405
原创 网口变压器的作用与重要性
变压器本身不会传递直流，但中心抽头为直流电流提供了一个低阻抗的旁路路径，使其绕过变压器的磁芯，直接流向网线或设备电源系统，而不影响数据信号的传输。它有助于将PHY芯片的输出阻抗与网线的特性阻抗进行匹配，最大限度地减少信号在连接点处的反射，确保信号能量高效传输，减少信号失真，保证通信的稳定性和距离。在这个过程中，虽然主要靠磁耦合而非电压变换，但它能适应不同PHY芯片可能存在的微小电平差异（尤其是在发送端），并在一定程度上为接收信号提供合适的电平。在支持以太网供电的设备中，网口变压器需要特殊的中心抽头设计。
2025-07-09 09:58:20
530
原创 信号传输时为什么同时需要信号路径和返回路径
一个定义清晰、阻抗可控的返回路径（如地平面）是保证信号完整性（减少反射、振铃、过冲）的关键。如果返回路径阻抗高，信号电流流过时会在返回路径上产生较大的电压降，导致负载实际接收到的信号电压与源端不同（信号失真），并且不同部分的“地”电位会不一致（地弹）。即使是最简单的电池点亮灯泡的直流电路，电流也是从电池正极（信号路径）流经灯泡，再通过导线（返回路径）流回电池负极。电流总是寻找阻抗最低的路径返回。电磁波的传播需要两个导体：一个携带变化的电压（信号路径），另一个作为参考点（返回路径），两者之间形成电场。
2025-07-08 10:42:09
422
原创 PCB过孔stub为什么会产生高频谐振
过孔贯穿多层PCB板时，若信号仅从中间层换层（如从第1层到第4层），则过孔在未连接的下层（如第5~8层）会残留一段导体（stub）。（背钻/盲埋孔）或将其长度控制在安全范围内（谐振频率＞3倍信号带宽）。可将stub长度从1.6mm（8层板）降至0.2mm以下，将谐振频率推至40GHz+。时（即 L=λ4,3λ4,⋯L=4λ,43λ,⋯），stub会因电磁波反射产生。在stub末端添加电阻/电容端接，消耗谐振能量（效果有限，占用空间）。激光盲孔（L1↔L2）或埋孔（内层互连），避免贯穿孔产生长stub。
2025-06-27 16:43:26
675
原创 近端串扰与远端串扰的区别与分析
干扰源信号在沿传输线传播的过程中，其电磁场持续地与受害线路耦合，在受害线路上产生一个同向传播的干扰信号。在A点（干扰源近端）附近的受害线路上，NEXT表现为一个向A点方向（即干扰源信号的反方向）传播的干扰信号。在B点（干扰源远端）附近的受害线路上，FEXT表现为一个也向B点方向传播的干扰信号。换句话说，你是在产生干扰的那条线路（干扰源）的输入端附近，测量相邻受害线路上的干扰电压或电流。也就是说，你是在干扰源线路的输出端（远端），测量相邻受害线路上的干扰电压或电流。，因为能量是在传输过程中耦合累积的。
2025-06-27 11:05:26
1042
原创 高速信号的PCB设计通常有哪些措施来改善信号质量
在高速PCB设计中（如PCIe 6.0、DDR5、112G PAM4等），信号质量优化需从四大维度协同设计。
2025-06-23 19:01:00
821
原创 芯片的输入管脚为什么是高阻态？
输入管脚处于高阻态，就像一个人站在路边静静地观察车流（监听信号），他不会跑到马路中间去推车（不驱动电平）。想象一下，如果输入管脚也具有驱动能力（低阻抗输出状态），当外部信号源试图向该管脚发送一个逻辑电平（比如逻辑‘1’），而芯片内部的输出电路也试图驱动该管脚到另一个逻辑电平（比如逻辑‘0’），就会发生。电源（Vcc/Vdd）和地（GND）之间通过两个冲突的驱动晶体管形成低阻通路，产生很大的“穿透电流”（Shoot-through current）。输入管脚的高阻态特性是实现多设备共享单一物理总线的基础。
2025-06-05 15:39:51
1167
原创 芯片输入管脚一般是高阻吗？
高阻状态在这里不是指三态输出的那种"高阻"，而是指输入电路固有的高阻抗特性。这是设计高速电路时需要考虑的因素。如果输入阻抗低，当它连接到外部信号源（如前一级芯片的输出、传感器、开关等）时，它会从该信号源汲取较大的电流。对于可配置为输入模式的I/O管脚，当处于输入模式时，其行为也等同于高阻抗输入管脚。极少数特殊输入结构（如某些模拟输入、带内部上拉/下拉的输入）可能不完全符合严格的“高阻”定义，但它们的设计目标仍然是。被测量的外部信号源（即不给外部电路增加显著的负载），输入管脚必须具有非常高的输入阻抗。
2025-06-05 11:47:00
933
原创 磁珠选型需要关注哪些参数
然后是直流电阻（DCR），这个参数会影响电路的效率，尤其是在电源电路中，DCR太大会导致发热和电压降低。比如，如果电流是1A，DCR是0.1Ω，那么压降就是0.1V，如果电源电压本来就不高，这个压降可能就很关键了。首先，可能要考虑阻抗特性。磁珠在不同频率下的阻抗值不同，所以用户需要根据电路中噪声的频率来选择阻抗合适的磁珠。磁珠的阻抗随频率变化的曲线，用户需要查看曲线图，确保在目标噪声频率下有足够的阻抗。：阻抗随频率变化的曲线，需确保在目标噪声频段内有足够高的阻抗（例如抑制高频噪声时，关注高频段阻抗）。
2025-05-19 15:45:59
894
原创 从物理学角度解释为什么高速信号在传输过程中有损耗
这是因为信号在传输线中传播时，周围的绝缘材料会因电磁场的交变而发生极化，这种极化过程会消耗能量，转化为热能，而这个过程必然导致信号的损耗。：发生在阻抗不匹配的地方，信号在传输线末端遭遇阻抗突变时会发生反射，导致部分能量被反射回去，无法到达接收端，这也是一种损耗。高速信号通常涉及到高频电磁波在导体中的传播，所以损耗应该和导体的材料特性、介质的属性以及电磁波的频率有关。高速信号的损耗主要由导体损耗和介质损耗主导，其次是辐射和反射损耗。导体损耗，介质损耗，辐射损耗，还有可能反射引起的损耗。
2025-05-12 16:26:21
378
原创 serdes的模拟串行环回和数字并行环回是怎么实现的？
例如，模拟环回是否指在发送器的输出直接连接到接收器的输入，而数字环回是否在解串之后将数据环回到串行器的输入。对于模拟串行环回，我猜测这涉及到在模拟信号层面将发送端的串行信号直接环回到接收端，可能是在芯片内部的某个模拟电路节点上进行环回，不需要经过数字处理。而数字并行环回可能是在数字处理之后，将解串后的并行数据环回到串行器的输入，这样可以测试数字逻辑部分的正确性，比如串行器和解串器的同步、数据对齐等。数字并行环回中的“并行”指的是数据在解串后的并行格式，而模拟串行环回中的“串行”指的是数据保持串行格式环回。
2025-05-12 15:34:49
1505
原创 时钟的抖动和相噪有什么区别和联系
比如，抖动是指时钟边沿的时间偏差，而相位噪声则是在频域上描述信号相位的变化。比如，相位噪声通常与相位调制有关，所以可能主要对应的是随机抖动，而确定性抖动可能由其他因素引起，如电源干扰、信号串扰等，这些可能在相位噪声中没有明显体现。总结起来，抖动和相位噪声都是描述时钟信号不稳定的参数，抖动是时域指标，相位噪声是频域指标，两者可以通过数学方法相互转换，但各有侧重，应用场景和测量方式不同。此外，转换过程中，可能需要考虑积分区域的选择，比如从低频到高频的偏移，以及如何设置积分上限，这可能影响抖动的计算结果。
2025-05-12 14:51:03
1069
原创 高速信号耦合电容容值选择分析
但如果信号的基频更高，比如速率更高的信号，基频更高，那么同样电容值下的容抗更小。或者可能相反，比如，高速信号的上升时间更短，包含更高频的成分，所以需要电容在更高频时容抗足够低，所以可能需要更小的电容，因为大电容的寄生电感可能限制高频性能，反而导致高频衰减。现在需要把这些思路整理成条理清晰的答案，并解释电容容值与信号速率的关系，可能指出容值与信号频率成反比，即速率越高（频率越高），需要更小的电容值，但实际上可能因为其他因素（如寄生参数），通常选择适中值，如100nF，但必须根据具体情况进行仿真或测试。
2025-04-29 14:02:12
1172
原创 为什么PCB单端走线一般把阻抗控制在50欧姆，50欧姆的数值来源是什么？为什么是50而不是其他数值
传输线理论的平衡点功率传输与损耗的权衡阻抗过低（如30Ω）：功率容量高，但导体损耗（趋肤效应）显著增加。阻抗过高（如75Ω）：损耗较低，但功率容量下降，且需要更宽的线宽（对PCB布局不利）。50Ω在功率容量、损耗和制造可行性之间取得了最佳平衡。50Ω的来源：早期同轴电缆在功率容量和损耗之间的折中选择，后延续至PCB设计。选择50Ω的原因平衡功率传输、信号损耗和制造可行性。兼容行业标准设备和连接器。例外场景：视频信号用75Ω，差分对用90~100Ω，大功率电路用更低阻抗。
2025-04-27 15:46:56
1203
原创 以太网物理层芯片PHY的作用与功能(来自deepseek)
比如，PHY芯片处理的是物理层的所有功能，包括信号调制、线路驱动、接收信号时的时钟同步，可能还有错误检测（虽然错误纠正可能在更高层）。另外，不同的网络接口可能需要不同的PHY芯片，比如千兆以太网和百兆以太网的PHY芯片可能不同，或者光纤和双绞线使用的PHY也不同。还要检查是否有错误，比如是否PHY芯片也负责流量控制或者错误纠正，但通常流量控制是MAC层的事情，而错误检测如CRC可能由MAC处理，PHY可能处理的是更底层的信号完整性。还有，PHY芯片的功耗、发热情况，或者不同厂商的PHY芯片有何不同。
2025-04-23 15:40:13
1355
1
原创 SerDes调试关键点与步骤总结（DeepSeek回答）
调试SerDes需系统性地从物理层到协议层逐一排查，结合仿真、实测和经验积累。优先解决信号完整性和电源问题，再验证协议兼容性，最后进行环境压力测试。利用厂商工具和参考设计可大幅提升效率。
2025-03-13 09:54:16
1411
原创 信号完整性基础知识——衰减与dB
在信号完整性领域，我们常说的3 dB，其实是省略了“衰减”二字，这里的3dB带宽准确来说是“-3dB”，因为在信号完整性领域，研究的信号沿传输线传播时，信号能量是会随着传输距离的增大而降低的，因此dB值应该是负值。随着时间推移，人们发现对于感知到的音量范围，0 Bel到10 Bel这个刻度范围太粗了，因此将刻度改为deciBel并取代Bel去度量音量，这里的前缀“deci”就是“1/10”的意思。综上，Bell建立的是，感觉到的音量变化并不取决于功率级的变化，而是由一个与功率级变化对数成正比的单位决定。
2024-12-31 14:47:18
5488
原创 硬件基础知识——PCB叠层设计，硬件工程师必看
一般来说，与完整的地层平面紧密相邻的信号层信号完整性最好，与电源层相邻的信号层，如果电源层是完整的平面，也可获得较好的信号完整性，但若电源种类不止一种，则电源层需要分割成多块，不完整的参考平面会导致信号回流路径不通畅，对信号完整性存在一定影响。的，后面会讲到对称结构的具体含义。设计好的电路PCB图纸，要把每一个布线层的走线图纸通过显影技术将图案印在一张完整平面的铜箔上，然后再通过刻蚀技术，把不需要的铜箔腐蚀掉，留下真正需要的走线，最后再把这一张张铜箔或Core板，用PP粘合，再压合在一起形成完整的PCB。
2024-08-13 16:50:58
7416
原创 白盒测试与黑盒测试（涵盖硬件、软件层面）
白盒测试和黑盒测试，是对电子产品或电子设备在开发阶段进行的两种不同类型的测试手段，二者在测试对象、目标和方法上有显著区别。，就是要对这些接口、电源、时钟信号等实实在在地测量每一根信号线，观察电源压降、纹波，接口信号的完整性，信号时序等这些指标是否符合设计要求，并保留一定的余量，保证在抽样测试时也能兼顾批次间差异的影响，保证长期大量生产的稳定性；高速SerDes有PRBS测试，环回测试，发流测试。，通过对设备施加一定的压力，如机械应力，静电应力，高温高湿，软件数据流压力，检查功能是否符合设计要求。
2024-08-07 11:22:11
4851
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人