2302_77255023的博客

乱序发射队列。

RISC-V SoC内核——中断 代码讲解 作者：小wang的IC自习室。RISCV——指令集spec阅读笔记——特权级 作者：KGback。这次翻译有点差错，后续会更新这个翻译，所以有错误的话还请不吝赐教。作者：liangkangnan。

本次解析模块内容：divctrlribregs（简单，看原作者解释即可）csr_regs（和regs长得同父同母）

就是注意要善于多翻别的代码：做信号追溯。

主要解析有关Tiny-RISC处理器的译码部分，做处理器要稳扎稳打，直面困难，不然没有收获的，是一件“收获成本”较高的活儿，但是它的收获又很丰厚，作为本科生，努力学一下还是有必要的

作者：小汪的IC自习室本文主要记录一下上边文章中的一些重要片段，以及对一些可能存在的模糊片段进行解释关于该tiny-risc的程序转化过程：程序经编译器编译后生成二进制指令码，烧写程序即烧写程序对应的二进制指令码，烧写程序到硬件系统中后，这些二进制指令码就保存在系统的硬盘中。当你打开一个程序的时候，就把对应的指令码+数据加载到了内存里，其中指令部分被随后加载到了CPU的缓存里面，然后CPU根据程序计数器，即程序指针PC指向的缓存地址，把存储的指令从缓存取到指令寄存器里面保存，这里是；

这次CPU设计是取自gitee上的一个作者的Tiny_RISC,相较于夏宇闻老师的书上的那个例子难度有所提升，也是用来简单了解RISC-V处理器设计的。RISC-V SoC软核代码笔记详解——前言 作者：小汪的IC自习室本人情况：Ubuntu 22.04（一生一芯时弄的虚拟机，顺带拿来做这个）软件安装均按照原作者建议：iverilogvvppythongtkwaveGNU工具链。

今天刚开学，于是晚点更新上一节做了一个简单的CPU，这次来设计外围电路进行验证测试------------------------正文分割线--------------------------------

本人使用的makefile文件代码如下：使用时一次生成 综合文件和仿真文件列表 以及 testbench列表 和 源代码列表 ： make msg仿真可以用： make cmp综合暂时没有做模拟的话就是 make sim打开Verdi可以用 make verdi或者综合仿真打开Verdi一步到位： make all如果有很多需要改进的地方请尽管提，对我个人学习来说，外部反馈十分的宝贵和重要！

本文Ref：E203 蜂鸟 RISC-V处理器代码阅读笔记 之指令译码模块 e203_exu_decode.v 作者: thundersnark。

为支持16位指令取出---低几位用来表示指令长度----方便顺序取指时快速译码长度----取到16位就可以判断是32还是16。RISC-V--对于jal--目标reg的index rd 等于 x1 reg 的值 或 x5 reg 的值--入栈。对于jalr--按照使用的寄存器值（rs1 和 rd）的不同--如图--link表示x1/x5的值。为提高代码密度---可选压缩指令子集---C----若支持，则有32+16混合情形。jal--子程序调用--结果存在jal的结果/链接寄存器中。

1.一堆2位饱和计数器组成一维表格，采用PC的一部分作为索引这种叫做。

Ref：AMBA总线协议（8）——AHB（六）：分割传输AMBA总线协议（9）——AHB（七）：终章这篇文章没什么好弄的，就是把文章给断了断句（原谅我这文盲的理解力.....），理解力强的大佬可以直接跳转了....（不过欢迎来批评 0_0）

仲裁器也负责生效 HMASTLOCK。

找了两篇优势互补的文章学习AMBA的AHB协议，并附上自己的解释

本次讲一点有关于AHB,APB,AMBA的基本特征，DMA实现数据传输的基本原理

记录自己学习数字IC的每一步