尝试采用逻辑门、触发器、74LS系列的加减计数芯片来设计倒数计数器
2026-10-16 23:45:25
254
SCCB协议从时序分析到FPAGverilog代码实现
2026-09-04 23:58:43
411
OV7670摄像头从时序分析到寄存器配置
2026-09-04 00:33:35
805
SPI通信——从时序分析到SPI模式0代码实现
2026-08-30 18:25:06
397
UART串口通信FPGA实现——从UART通信时序到verilog代码实现
2026-08-29 23:38:35
800
FPGA顺序双倍 Dabble 算法以极少资源实现数位分离——从理论分析到代码实现
2026-08-25 10:47:03
384
采用互相关运算计算实时数据流——verilog代码实现
2026-08-24 20:30:59
281
用verilog实现互相关运算——从理论分析到代码实现
2026-08-24 09:45:30
361
使用Vivado自带的XADC IP获取FPGA芯片温度的详细操作流程，从配置到应用
2026-08-23 23:20:57
401
3阶拉格朗日算法Farrow结构推导及其FPGA实现
2026-08-23 00:14:11
638
Vivado 时钟IP核从配置到应用详细教程
2026-08-22 09:54:03
313
ILA IP核从配置到应用详细教程
2026-08-22 00:58:14
761
详细讲解如何查找Vivado IP核用户手册
2026-08-21 09:33:00
350
Vivado中QSPI FLASH芯片型号添加及其QSPI启动实验
2026-08-20 21:41:49
536
RSS订阅