- 博客(7)
- 收藏
- 关注
RSS订阅原创 MATLAB 补偿滤波器
补偿滤波器是用于修正系统频率响应或抵消缺陷的信号处理工具，主要功能包括改善稳定性、提升性能指标（如响应速度、稳态精度）和抑制噪声。常见类型包括均衡器、预加重/去加重滤波器、超前/滞后补偿器等。本文重点研究了逆滤波器（Inverse Filter）在ADC系统中的幅度补偿应用，通过MATLAB设计61阶FIR滤波器，采用反sinc函数补偿CIC抽取后的带边幅度衰减。仿真显示，该滤波器有效提升了20MHz信号的带内平坦度，验证了补偿效果。设计过程详细分析了滤波器参数对性能的影响，并给出了硬件实现的系数生成方法。
2025-07-23 08:44:48
1428
1
原创 Vivado FFT和IFFT的仿真验证
数据通过同步FIFO缓冲，写入时钟为100MHz，读出时钟为300MHz或更高，以实现高速稳定连续输出。通过控制FIFO的读写使能，维持动态平衡，确保数据连续传输。高速读出的数据流依次传入FFT核处理，考虑到处理延迟，为保证连续性，FFT长度（512点）设定小于IFFT长度（1024点）。整体流程通过同步FIFO实现数据的精准传输。
2025-07-18 16:12:31
1168
4
原创 XILINX IP CORDIC（6.0）学习使用
1.1 实现了广义坐标旋转数字计算机 （CORDIC） 算法1.2 可选的粗调旋转模块，可将 CORDIC 的范围从第一象限（+Pi/4 到 - Pi/4 弧度）扩展到整个圆1.3 可选的幅度补偿缩放模块，用于补偿 CORDIC 算法的输出幅度缩放因子1.4 输出舍入模式：截断、舍入到位置无穷大、舍入到位置/负无穷大和舍入到最接近的偶数1.5 适用于小面积的 Word 串行架构配置1.6 并行架构配置，实现高吞吐量1.7 控制内部 add-sub 精度,控制 add-sub 迭代的次数。
2025-07-18 09:37:18
476
2
原创 Vivado关于配置启动看门狗设置学习
2、其中提到一个关键时钟CFGMCLK即配置FPGA的时钟，这个时钟可以在Open Implemented Design后，右键Generate Bitstream 选择Bitstream Settings打开相关设置。本文验证在 16 MHz 的CFGMCLK 和 15% 的容差下，看门狗时钟将为 53–72 kHz。一个简单的计算公式: 看门狗时间计算=(1000/CFGMCLK)*256*设置的值。
2024-12-30 14:27:44
1696
1
原创 Bit文件中部分携带信息解读
3A表示：“：”；这里肯定会好奇为什么变成了“60ff1133”，博主最开始也很好奇后，来验证发现默认就是“40000000”，生成bit中的值为设定值加上默认值。2.1 如果约束中设置看门狗延迟时间也可在对应位置找到相应值，本文中设置值为：32'h20ff1133。1、生成bit年月日，使用能打开二进制格式的软件，本文使用Beyond Compare 4。再验证回退与看门狗计数器的关联，结论必须开启回退设置看门狗的值才会生效。2.4 关闭回退，设置看门狗数值:32'h0000FFAA。
2024-12-30 10:28:38
352
2
原创 Xilinx FPGA Multiboot-使用ICAPE2原语和ICPAE3原语使用
在使用ICAPE2或者ICAPE3之前我们需要了解这个原语是干什么用的？用在什么地方，查阅了Xilnx官方UG470和UG570两个文档都是关于FPGA配置以及程序加载相关内容，UG470主要是7系FPGA芯片其中有ICAPE2原语解释说明，UG570主要是UltraScale的FPGA芯片其中有ICAPE3原语解释说明，ICAPE3 提供从 FPGA logic对 FPGA 的 configuration functions 的配置后访问。
2024-12-19 14:35:37
2870
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人